论文部分内容阅读
针对目前在高速、高精度、高存储深度的数据存储与通信系统中应用最为广泛的DDR2SDRAM存储器,利用ISE软件调用Xilinx的IP核产生Memory Controller Block(MCB),采用Verilog硬件描述语言实现对基于Xilinx公司FPGA架构的、基于工业标准的通用DDR2SDRAM控制器接口的设计与应用,分析了DDR2SDRAM的工作原理,重点研究了DDR2SDRAM的写操作、读操作、刷新操作,并且在Xilinx公司最新的Spar-tan-6系列的FPGA平台上验证了设计的正确性与稳定性。