论文部分内容阅读
根据FLEXl0K系列CPLD器件中查找表结构的特点和节省器件资源原则,采用折叠滤波技术和复杂可编程逻辑器件设计了CDMA并行匹配滤波器.输入数据宽度为8位,输出数据宽度为16位,过采样率为16,通过EDA—IV型开发系统将设计硬件编程到FLEXl0K芯片中,并在MAX+P1usⅡ开发环境中进行了仿真分析.