论文部分内容阅读
【摘 要】通过介绍在FPGA中实现全数字锁相环(DPLL)的原理和方法,提出了一種基于FPGA的锁相环模块化设计,通过分析和仿真验证,可以有效的改善锁定时间和抑制相位抖动。
【关键词】VHDL;FPGA;全数字锁相环
【关键词】VHDL;FPGA;全数字锁相环