论文部分内容阅读
本文基于FPGA平台提出了一种用于SVM硬件实现的并行计算结构,利用Verilog HDL语言完成了各模块的结构设计,并进行了仿真和实验验证.仿真结果表明对比Libsvm的训练时间,该并行结构实现了3.5倍的加速比.实验结果表明在相同的参数条件下,该结构实现的SVM的分类性能要略优于Libsvm,分类效果得到了保证,并且最大时钟频率能达到190.331 MHz,具有较高的计算效率.