论文部分内容阅读
基于FPGA和SM3密码杂凑算法设计并实现一款密码芯片,该密码电路的具体技术指标如下：总功耗为82.57m W,芯片静态功耗为82.54m W,共使用了3498个逻辑单元（占FPGA芯片逻辑单元总数的29%）,0个存储器位,时钟频率达到了53.56MHz,处理速度达到了391.75×106位/s。