论文部分内容阅读
随着芯片设计向更高的频率发展,传统的时钟树综合策略是尽量减小时钟偏移,但是这样的时钟树综合策略已经逐渐不能满足时序收敛的需要,因此引入了有效时钟偏移的概念。文章通过一个在TSMC0.13μm工艺并流片成功的芯片BES7000作为设计实例,分析了有效时钟偏移引入之后对改进时序建立时间的效果。