论文部分内容阅读
由于合并单元检验仪的主控DSP的计算任务繁多,计算耗时相对较长,用于数据通信的时间减少,从而影响合并单元校验仪的采样实时性。提出一种基于ADI公司Blackfin DSP BF609的Link Port协议的FPGA接口设计方法,同步时钟最大达到83 MHz,最大数据吞吐率为650 Mb/s,极大地提高了数据通信效率,也提高了合并单元测试仪的采样实时性。