论文部分内容阅读
研究了利用FPGA实现浮点FI叮的技术，提出了一种循环控制、RAM访问和蝶形运算三大模块以流水线方式协同工作的方案，结合数据缓冲和并行处理技术，讨论了蝶形运算单元的工作机制。浮点乘法器采用并行Booth编码和3级Wallace压缩树的结构，浮点加法器中采用独立的定点加法器和减法器，使运算得以高速进行。RAM读／写时序和运算参数都可利用寄存器设置。本设计已在Cyclone-II系列芯片EP2C8Q208中实现，200MHz主频下，采用外部RAM，完成1024点复数FFT只需750μs。