论文部分内容阅读
为了满足现代高速电子仪器对高精度、高带宽时钟电路的需求,本文提出了一种通过DDS+PLL+分频器技术实现时钟发生器的设计方法。对方案进行了详细的论述,并对相位噪声的指标分配进行了论证,最后给出了输出频率范围为5MHz~1.6GHz的时钟电路的设计方案,并通过实验,证明了上述分析的正确性。