论文部分内容阅读
设计了一种适于嵌入式FPGA应用的可重构Σ-Δ调制器,并采用高效的流水线结构实现,它能够被设置为3阶或5阶,可支持不同字长（16-/18-/20-/24-位）PCM数据的满幅输入。通过Matlab仿真,针对16位、44.1 kHz、过采样率为128的输入信号,工作在三阶情况下的调制器可以获得超过100 dB的信噪比（SNR）;而在输入为24位1、92 kHz、过采样率为32时,工作在5阶情况下的调制器的信噪比（SNR）超过了150 dB,很好地抑制了通带内的噪声。