论文部分内容阅读
在北京谱仪BESⅢ升级改造工程TOF触发子系统的设计中,提出了采用LVDS电平扇出触发处理结果的方案,以获得足够的驱动以及抗干扰能力。考虑到传输数据量非常大,为了节省空间以及提供传输效率,决定引入并串/串并转换传输技术并设计了相应的接收板对其进行深入研究。通过结合FPGA中FIFO的同步功能设计,成功实现了多通道LVDS并串/串并转换传输的同步接收,从而在一个9U VME背板总线后插数据传输模块上完成了全部TOF触发处理结果的高密度同步输出。同时也为复杂仪器系统中高速大量数据的实时同步传输和接收提供了一个可靠且高效的解决方案。