论文部分内容阅读
由于辐射而在电路的时序逻辑部分和组合逻辑部分产生的逻辑软错误已经逐渐成为阻碍系统可靠性和稳定性的主要威胁。提出了一种结合了基于主/g.1atch设计和改进的时间冗余策略两种技术的容错体系结构,通过ISCAS’89测试基准电路进行验证并对实验结果的分析发现,该容错体系结构获得了很高的容错性能。