论文部分内容阅读
为了解决制约电子产品性能的信号完整性问题,研究了高速信号走线时延和差分过孔数量对信号完整性的影响。通过理论推导给出高速信号在印刷电路板(PCB)表层和内层传输速度公式,进而准确计算出信号走线的时延。同时使用高频结构仿真(HFSS)软件对差分过孔建模,仿真分析过孔数量对高速信号损耗和震荡产生的影响。仿真结果表明差分过孔数量越多,高速信号的损耗越大震荡越剧烈。该传输速度公式和仿真结果为高速信号在印刷电路板上走线提供理论指导依据。