论文部分内容阅读
提出了实现r-port电路的set—C单元的两种不同实现方案set—C1与set-C2，给出了r-port电路及set—C1与set-C2的管级电路图，并分析了它们的工作原理。基于0．25μm标准CMOS无比（ratioless）212艺，给出了r-port电路的仿真图及set—C1与set-C2在上升延迟与平均功耗特性方面的HSPICE对比曲线。仿真结果表明，set-C1、set-C2的最小上升延迟分别为0．154ns和0．244ns，比值为1：1．58；set-C1较set—C2节省的最大功耗可达31