论文部分内容阅读
FPGA(现场可编程逻辑门阵列)用做高速数据采集系统的主控制器具有单片机、DSP等通用CPU所不具备的特点:并行执行、速度快、低功耗等。基于FPGA的数据回收系统可以对高;中击过程中的加速度值进行实时采集回收。数据回收系统的设计采用自顶向下的模块化设计方法,对每个功能模块的设计进行了说明,最后对系统进行了实验验证。