论文部分内容阅读
为了保持晶闸管的触发脉冲与主回路电源电压间严格的相位关系,提出了一种采用锁相环作为时钟信号源的基于可编程逻辑器（Complex Programmable Logic Device,简称CPLD）的晶闸管触发脉冲发生方案,可消除因量化引起的三相触发脉冲的不对称性并简化CPLD的编程。实验结果证明该触发方案可靠实用。