论文部分内容阅读
本文提出了一种二维DCT快速算法的FPGA实现结构，采用行列分解算法将二维DCT分解成两个一维DCT和一个转置缓冲器组成的结构，其中一维DCT借鉴AraiDCT算法，并采取了FPGA特有的并行的流水线技术，该结构极大减少了加法器和乘法器的数量，节省了计算时间。该结构的特点是高数据吞吐率、硬件资源消耗少，功耗低。实验结果证明了二维DCT核设计的正确性，适合图像的实时处理。