论文部分内容阅读
增强运算是指纹预处理中的关键步骤,在以往算法的基础上加以改进,设计了一种基于查表结构的硬件电路,提高了运算速度,同时节约了硬件资源。用Verilog硬件描述语言对电路进行RTL(Register Transistor Level)建模,并编写测试模型对电路进行仿真。通过测试结果可知,电路运算速度快,是等条件下通用处理器运算速度的10倍以上;增强后为二值化指纹图,减少了预处理的步骤与时间;其优越的增强效果,保证了后续的指纹特征提取与识别的正确率。该增强电路可作为IP核应用在指纹识别集成电路中。