论文部分内容阅读
介绍了一种基于FPGA技术的TDC（Time to Digital Convertor）的实现,利用FPGA中加法器固有的进位链的延迟实现时间内插电路来完成TDC中的细计数部分。此TDC结构是一种基于最新的WUTDC（Wave Union TDC）技术,通过再次细分进位链中的超宽码来提高测量精度。经过板级测试和在线调试,证明该转换电路线性度良好,RMS精度好于40 ps。