论文部分内容阅读
直接数字波形合成（DDWS）可以最大程度保证信号的细节不遗漏，是模拟不规则波形的主要技术手段。现有DDWS存储结构虽然能解决速度性能与存储空间之间的矛盾，但是周期采样数必须是并行通道数的整数倍，限制了信号的输出精度。针对该问题，提出一种存储结构改进方法。通过研究波形数据输出序列的规律，改进地址发生器，对并行输出数据进行自适应选择，增加并行重构器，实现并行数据自适应排序。在现场可编程门阵列（FPGA）平台上进行综合后仿真验证，结果表明，该方法能克服周期采样数受限的不足，提高信号的输出精度，且逻辑增量小于FP