论文部分内容阅读
硬件描述与验证语言System Verilog可以克服传统仿真验证方法的缺陷,使验证平台的搭建更加灵活,可重用性更强。开放验证方法学（Open Verification Methodology,OVM）是一个在验证环境中使用System Verilog对数字硬件进行功能验证的框架。OVM的组件由System Verilog的类组成,并按照良好的结构化和层次化原则,构成一个高质量、高效率、可重用的验证环境。论文介绍了OVM验证方法学的基本概念和组件,并且利用OVM验证方法学搭建了32位微处理器的验证平台。