论文部分内容阅读
[摘要]随着集成电路规模的不断扩大和集成度的提高，其功耗已成为迫在眉睫的问题。为了更好的解决功耗的问题，本文主要介绍了基于下拉NMOS晶体管结构的绝热逻辑（PAL-2N）RS触发器的电路概念和工作原理。并用ECRL（Efficient charge recovery logic）电路实现RS触发器的设计。利用S-EDIT和T-SPICE工具，设计电路，对设计的电路进行仿真，并和传统的RS触发器进行比较。通过对比得出绝热电路实现的RS触发器在功耗上的优势。
[关键词] 绝热电路 RS触发器 功耗
中图分类号：O532+.22
1.引言
随着CMOS集成电路技术的飞速发展，集成规模逐步变大，集成密度不断提高，使得功耗问题变得日益突出。功耗的增大带来能源消耗，便携式计算机和通信设备电池供应不足，电路的过热引起系统性能不稳定等问题。因而，集成电路的低功耗设计引起了人们的重视。
绝热（Adiabatic） 电路技术也叫电荷恢复（Charge-Recovery） 电路技术是一种全新的低功耗技术，是低功耗集成电路技术领域的一个重要研究方向。绝热电路的技术的主要特点是： 它是电路级的降低电路功耗的一种技术， 它采用脉冲电压源为电路供电， 由于电源中的电感和电路中的结点电容构成振荡回路， 它可以将电路用过的电荷回放给电源存储起来以备下次再使用。
2.PAL电路分析和RS触发器电路和仿真
PAL基本电路[1]结构如图1所示。它采用二相功率時钟。以两个NMOS管为输入，两个PMOS管实现交叉耦合。PAL电路工作分为预充求值阶段、保持阶段、回收阶段和等待阶段。
图1 PAL基本电路及二相时钟输入输出序列
该电路工作原理分析如下：
在①时，x 由高电平开始下降，因此MN1的接地导通使yb =0。yb=0通过交叉耦合使y 跟随clky 上升，实现对输出赋值。在②时，yb= 0 使y箝位于 clky 的高电平进入保持期。在③时，yb = 0可以使y 跟随 clky 的下降而下降，此时x上升使MN2 导通，输出端y 的能量通过导通的MN2跟随clky 的下降而将其收复。④当clky保持为低电平时，电路进入等待阶段，输出端都为低电平。
PAL的性能受限于其大于阈值电压的逻辑输出“0”电平，这因为其存在“三态”输出端。带有下拉NMOS管结构的PAL（PAL-2N）电路克服了这个问题，它引入了一对额外的NMOS下拉晶体管来提供更好的输出逻辑输出“0”电平，并且其功率损耗与PAL电路相近。
触发器是数字集成电路中的一种重要器件。对基于PAL-2N的RS触发器[2]的电路和功率时钟进行T-spice模拟仿真.得到仿真结果并记录功耗数据。
3 ECRL基本电路的分析和RS触发器电路和仿真
ECRL基本电路[3]的结构如图2所示，它采用四相功率时钟，以二个NMOS管为输入管，二个PMOS管实现交叉耦合。
图2 ECRL基本电路和供给时钟
该电路的工作原理分析如下：
假设in输入信号是“1”，inb为“0”，这时MN2导通，MN1截止，输出端out为低电平。①当时钟信号clk从0上升到Vdd时，out为低电平，这时MP1导通，outb通过MP1随clk的变化而变化。这时，clk对节点outb充电。②当clk上升到Vdd 时，outb也达到clk的最高值，输出端out保存为低电平，outb保存为高电平。③当clk从Vdd下降到0时，outb通过导通的MP1跟随clk下降而下降。当clk下降到小于 时，MP1截止，outb的电压下降不到零电平。outb端的能量不能完全回收，电路存在非绝热能量损失。④当clk保持为低电平时，输出端都保持低电平。
设计基于ECRL基本电路结构的RS触发器电路和供给时钟[4]并进行模拟仿真。得出符合RS触发器工作原理的电路，对不同频率下电路工作的功耗进行记录。
4.电路的功耗比较和结论
在相同的输入信号下，对基于PAL-2N和ECRL的RS触发器进行仿真，高电平为5V低电平0V，负载为0，02pF时改变其频率，模拟得到其功耗随时钟频率变化的规律如图3所示。
图3 PAL-2N和ECRL电路功耗
将传统CMOS电路构成的RS触发器中高电平电源设置为5V，进行功耗记录
Power Results
v10 from time 1e-008 to 1.6e-006
Average power consumed -> 4.081081e-004 watts
Max power 4.693880e-003 at time 1.01e-007
Min power 7.090969e-005 at time 1.30016e-006
可以得出传统CMOS电路的功耗平均值为408?W。
通过对电路进行仿真，得到结果进行比较得到结论：绝热电路功耗随时钟信号的频率的变化而变化。PAL-2N电路和ECRL电路功耗较低，而传统CMOS电路的功耗较大。绝热电路在功耗节省方面比传统电路更具优势。而前两种电路相比，ECRL电路比PAL-2N电路功耗更小。通过数据对比得出，这两种绝热电路功耗比传统CMOS电路降低一个数量级。而ECRL电路比PAL-2N电路功耗降低33%左右。所以绝热电路可以成为减少传统功耗方法的补充。在传统CMOS电路中，对结点电容的充放电功耗占总功耗的80%以上[5]。绝热电路的提出为解决这个问题提供了一个新的方向，为实现低功耗超大规模集成电路（VLSI）设计提供了一种新途径。
参考文献
[1] 杭国强，吴训威. 具有交叉耦合结构的能量恢复型电路[J]. 电路与系统学报，2000：5卷02期：2～5
[2] K.W. Ng， K.T. Lau*.Low_power_flip-flop_design_based_on_PAL-2N_structure[J]，Design of circuit and system ，1999：1～3
[3] 罗家俊等.一种新型的绝热低功耗逻辑电路[J].固体电子学研究与进展，2003：23卷2 期225～228
[4] K.W. Ng， K.T. Lau*.ECRL-based Low_power_flip-flop_design[J]，Design of circuit and system ，1999：1～4
[5] 杭国强，吴训威.绝热开关的工作特性及其能耗分析[J].电路与系统学报，2000：5卷4期27～32
[关键词] 绝热电路 RS触发器 功耗
中图分类号：O532+.22
1.引言
随着CMOS集成电路技术的飞速发展，集成规模逐步变大，集成密度不断提高，使得功耗问题变得日益突出。功耗的增大带来能源消耗，便携式计算机和通信设备电池供应不足，电路的过热引起系统性能不稳定等问题。因而，集成电路的低功耗设计引起了人们的重视。
绝热（Adiabatic） 电路技术也叫电荷恢复（Charge-Recovery） 电路技术是一种全新的低功耗技术，是低功耗集成电路技术领域的一个重要研究方向。绝热电路的技术的主要特点是： 它是电路级的降低电路功耗的一种技术， 它采用脉冲电压源为电路供电， 由于电源中的电感和电路中的结点电容构成振荡回路， 它可以将电路用过的电荷回放给电源存储起来以备下次再使用。
2.PAL电路分析和RS触发器电路和仿真
PAL基本电路[1]结构如图1所示。它采用二相功率時钟。以两个NMOS管为输入，两个PMOS管实现交叉耦合。PAL电路工作分为预充求值阶段、保持阶段、回收阶段和等待阶段。
图1 PAL基本电路及二相时钟输入输出序列
该电路工作原理分析如下：
在①时，x 由高电平开始下降，因此MN1的接地导通使yb =0。yb=0通过交叉耦合使y 跟随clky 上升，实现对输出赋值。在②时，yb= 0 使y箝位于 clky 的高电平进入保持期。在③时，yb = 0可以使y 跟随 clky 的下降而下降，此时x上升使MN2 导通，输出端y 的能量通过导通的MN2跟随clky 的下降而将其收复。④当clky保持为低电平时，电路进入等待阶段，输出端都为低电平。
PAL的性能受限于其大于阈值电压的逻辑输出“0”电平，这因为其存在“三态”输出端。带有下拉NMOS管结构的PAL（PAL-2N）电路克服了这个问题，它引入了一对额外的NMOS下拉晶体管来提供更好的输出逻辑输出“0”电平，并且其功率损耗与PAL电路相近。
触发器是数字集成电路中的一种重要器件。对基于PAL-2N的RS触发器[2]的电路和功率时钟进行T-spice模拟仿真.得到仿真结果并记录功耗数据。
3 ECRL基本电路的分析和RS触发器电路和仿真
ECRL基本电路[3]的结构如图2所示，它采用四相功率时钟，以二个NMOS管为输入管，二个PMOS管实现交叉耦合。
图2 ECRL基本电路和供给时钟
该电路的工作原理分析如下：
假设in输入信号是“1”，inb为“0”，这时MN2导通，MN1截止，输出端out为低电平。①当时钟信号clk从0上升到Vdd时，out为低电平，这时MP1导通，outb通过MP1随clk的变化而变化。这时，clk对节点outb充电。②当clk上升到Vdd 时，outb也达到clk的最高值，输出端out保存为低电平，outb保存为高电平。③当clk从Vdd下降到0时，outb通过导通的MP1跟随clk下降而下降。当clk下降到小于 时，MP1截止，outb的电压下降不到零电平。outb端的能量不能完全回收，电路存在非绝热能量损失。④当clk保持为低电平时，输出端都保持低电平。
设计基于ECRL基本电路结构的RS触发器电路和供给时钟[4]并进行模拟仿真。得出符合RS触发器工作原理的电路，对不同频率下电路工作的功耗进行记录。
4.电路的功耗比较和结论
在相同的输入信号下，对基于PAL-2N和ECRL的RS触发器进行仿真，高电平为5V低电平0V，负载为0，02pF时改变其频率，模拟得到其功耗随时钟频率变化的规律如图3所示。
图3 PAL-2N和ECRL电路功耗
将传统CMOS电路构成的RS触发器中高电平电源设置为5V，进行功耗记录
Power Results
v10 from time 1e-008 to 1.6e-006
Average power consumed -> 4.081081e-004 watts
Max power 4.693880e-003 at time 1.01e-007
Min power 7.090969e-005 at time 1.30016e-006
可以得出传统CMOS电路的功耗平均值为408?W。
通过对电路进行仿真，得到结果进行比较得到结论：绝热电路功耗随时钟信号的频率的变化而变化。PAL-2N电路和ECRL电路功耗较低，而传统CMOS电路的功耗较大。绝热电路在功耗节省方面比传统电路更具优势。而前两种电路相比，ECRL电路比PAL-2N电路功耗更小。通过数据对比得出，这两种绝热电路功耗比传统CMOS电路降低一个数量级。而ECRL电路比PAL-2N电路功耗降低33%左右。所以绝热电路可以成为减少传统功耗方法的补充。在传统CMOS电路中，对结点电容的充放电功耗占总功耗的80%以上[5]。绝热电路的提出为解决这个问题提供了一个新的方向，为实现低功耗超大规模集成电路（VLSI）设计提供了一种新途径。
参考文献
[1] 杭国强，吴训威. 具有交叉耦合结构的能量恢复型电路[J]. 电路与系统学报，2000：5卷02期：2～5
[2] K.W. Ng， K.T. Lau*.Low_power_flip-flop_design_based_on_PAL-2N_structure[J]，Design of circuit and system ，1999：1～3
[3] 罗家俊等.一种新型的绝热低功耗逻辑电路[J].固体电子学研究与进展，2003：23卷2 期225～228
[4] K.W. Ng， K.T. Lau*.ECRL-based Low_power_flip-flop_design[J]，Design of circuit and system ，1999：1～4
[5] 杭国强，吴训威.绝热开关的工作特性及其能耗分析[J].电路与系统学报，2000：5卷4期27～32