论文部分内容阅读
在嵌入式视频处理领域,针对视频实时性要求高的特点,提出一种基于现场可编程门阵列（FPGA）的多路视频合成和去噪方法,包含四路视频合成一路视频的具体实现方案,以及对合成后的一路视频进行中值滤波的去噪算法,使用DDR2SDRAM作为视频的帧缓存,设计中值滤波算法的硬件结构和逻辑结构。系统设计采用Verilog语言进行描述,并在Xilinx的FPGA上进行逻辑综合和硬件测试。实验结果表明,该方法利用FPGA实现了硬件并行和流水线技术,可保证视频的实时处理。