论文部分内容阅读
本文设计的是一个基于Verilog HDL的简易逻辑分析仪电路,在满足触发条件时,对被测信号进行采集、存储、并在示波器上显示所采集到的信号波形和时间标志线。在该逻辑分析仪电路中,所有信号都与时间相关,从而可以观察到时间的设置与保持、脉冲宽度、外部丢失的数据关系、也能够帮助我们实施数字硬件故障检测。