论文部分内容阅读
基于预放大锁存快速比较理论，提出了一种新型高速低功耗CMOS比较器的电路拓扑。采用典型的0．35μm／3．3V硅CMOS工艺模型，用Cadence软件进行模拟仿真，比较器延迟时间为231ps，比优化前降低了235ps；其回馈噪声对输入信号和电阻串参考电压产生的毛刺峰值分别为6．35mV和1．57mV；电路功耗118．6μW。运用该结构的比较器具有快速过驱动恢复能力，大幅度提高了比较器的速度；能有效抑制其回馈噪声，功耗低，可用于高速低功耗A／D转换器模块的设计。