论文部分内容阅读
为有效消除密码器件在执行算法时以能量消耗方式泄漏密码信息，本文通过对灵敏放大型逻辑和差分能量攻击原理的研究，采用多电源和多阈值电压（Muti-Supply Muti-Vth，MSMV）CMOS电路技术设计一种具有低功耗和抗差分能量攻击性能的逻辑电路，实现对输出负载低摆幅充放电。依此进一步提出一种新型全加器结构，从而可以以低摆幅的方式对双轨电路进行编码。HSPICE模拟验证表明，所设计的全加器逻辑功能正确，抗差分能量攻击性能明显。与传统基于SABL逻辑的全加器比较，该结构具有显著的低功耗特性。