2. 您的位置
3. 首页
4. 期刊论文
5. 以CPLD为核心的定时器

以CPLD为核心的定时器

来源 :国外电子元器件 | 被引量 : 0次 | 上传用户：qiuxuefalv

【摘 要】

：

文章介绍了以EDA技术作为开发手段来实现99分钏内定时的设计构成和各电路模块的功能，并给出了各模块的设计源程序。

【作 者】

：

王振红 钱飞 

【机 构】

：

北方工业大学

【出 处】

：

国外电子元器件

【发表日期】

：

2002年3期

【关键词】

：

VHDL语言 CPLD 定时器 程序设计 

下载到本地 , 更方便阅读

下载此文 赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

文章介绍了以EDA技术作为开发手段来实现99分钏内定时的设计构成和各电路模块的功能，并给出了各模块的设计源程序。

其他文献