论文部分内容阅读
设计了256×9位FIFO存贮器，该电路数据的输入、输出端口，读、写控制端口是分开的，其存储单元采用双通道RAM结构，具有同步／异步数据传输功能，在读写过程中能自动给出存储体内数据的空满标志，并同时控制数据的读写操作，用读控制信号作为三态输出的使能端。设计中利用CAD工具分别进行了逻辑、电路仿真和版图验证，设计的读写程度为10MHz，采用标准3μm硅栅CMOS工艺实现。