论文部分内容阅读
为了减少乘法指令在保留站中的等待时间，设计了一款32位流水线型乘法器，该乘法器将应用于作者设计的一款超标量处理器中．该乘法器应用了改进型的booth编码算法，对部分积生成电路进行了优化，并采用了4-2压缩器与3-2压缩器相结合的Wallace树型结构对部分积进行压缩，最后再根据各级的延迟，在电路中插入了流水线寄存器，使其运算速度得到了提高．该乘法器使用GSMC 0．18μm工艺进行综合．经过仿真验证，该乘法器大大减少了在保留站中等待执行的乘法指令的完成时间，使每个时钟周期都有一条新的乘法指令被发送至乘法器