论文部分内容阅读
针对比较器、子DAC和残差放大器单元对高速ADC面积与功耗的制约,从基准区间搜索过程入手,提出了分段多分搜索算法和基于该算法的新型模数A~D转换方案,从而实现了速度与功耗的优化.并采用SMIC0.35μmcMOS工艺模型实验设计了芯片面积仅为1.0mm×0.8mm的8住250MSPsADC.模拟验证表明,其功耗仅85mw,无杂散动态范围达64.92dB,INL和DNL均小于±0.5LSB.