论文部分内容阅读
提出了一种并行处理的编解码方案.采用这种方案,设计了万兆以太网10 G BASE-R标准的物理编码子层发送端芯片.芯片由64 b/66 b编码、扰码和变速箱3部分组成.考虑到测试问题,该芯片内置了伪随机码数据源.这种方案的优点是逻辑简单、速度快.芯片采用TSMC 0.18 μm CMOS工艺,用全定制方式实现.芯片引脚分布时参照PLCC48规格.