论文部分内容阅读
新兴的平台ASIC正在迅速成为中等批量应用的市场领导者，在这一市场中，低单件成本和较短的开发时间十分重要。对成本和开发周期的日益严重的压力正在推动平台ASIC成为一种主流技术。
大多数平台ASIC具有高度的集成性，有些容纳了超过500万个ASIC门(2个输入NAND门)和8M的内存。具有如此之大的容量后，单个平台ASIC所包含的逻辑处理能力已经等效于几种最大的和最昂贵的FPGA。一个平台ASIC的单价远低于最大的FPGA；而更接近于一个标准单元的ASIC。
当绝对的最高性能或者绝对的最小单件成本是关键因素时，标准单元的ASIC仍然是最佳选择。不过，在需要接近ASIC的性能和单件成本的场合，平台化的ASIC是传统标准单元的ASIC的有意义的替代方案。通过保证低NRE和较短的上市时间，平台ASIC对于那些对时间和成本敏感、制造批量在2k到150k范围之内的装置来说非常理想。
采用平台ASIC时，收入时间(time—to-revenue)比标准单元的ASIC要短，因为并非所有的层都是定制的。典型的高端平台ASIC包含了4到5层定制化的金属层。所有其他的层都是预先定义而且预先制造好的。
预先制造出大多数的层将简化平台ASIC的设计流程。许多后端的任务，包含信号完整性和IR压降分析，已经完成，从而减少了工程方面的工作量。
除了工程化方面的任务得以减轻之外，平台ASIC技术还降低了前端工序的成本，因为与基于单元的ASIC开发相比，所需的加工设备更少。较低的加工成本减少了定制化掩模的数量和工程化的工作量，这些都保证了平台ASIC设计的低NRE成本。
内存和位置方面的灵活性
平台化ASIC使用了一种精细的逻辑架构，与FPGA所使用的粗放的架构相比具有许多优势。架构的精细程度是由用于实现定制逻辑的基本的组成模块的大小所决定的。
平台ASIC的基本组成模块是一个很小的部件，它常常被称为一个“单元”。单元可以组合起来形成逻辑门或者寄存器。使用紧凑的、相对简单的单元架构可以保证最大的灵活性和效率——用户的每种逻辑功能都可以用最少数量的单元来实现。这确保了逻辑可以高效地得到映射，从而实现很高的利用密度。
FPGA采用了复杂多门(Complex Multi—Gate，CMG)组件和专用的寄存器来实现定制化的逻辑。用户逻辑能够精确的映射到CMG的情况十分罕见。完成用户逻辑的映射后，在每个CMG中几乎始终都有一个部分未被使用，于是与平台化的ASIC相比效率和实现密度都较低。
平台ASIC的精细的架构使得一种新型的内存得以实现。例如，RapidChip技术所提供的R—Cell内存是完全用R—Cell逻辑架构建立的，因此可以放置在架构中的任意位置。这就实现了高度的灵活性，使得设计者能够选择大小恰好的内存，并把它放置在一个理想的位置上。除了基于架构的内存外，平台ASIC一般还包含了不少更大的扩容内存(diffusedmemory)。
当需要使用复杂、高性能的lP(如ARM处理器)时，即使以最先进的工艺技术来实现，一个综合性的实现方案也可能无法达到足够高的速度。CPU非常复杂，而且一般具有多个层次的逻辑，这给性能带来了挑战。往往一个扩张的CPU被用来克服这一问题，特别是在FPGA中。一个扩张的CPU的不利之处就在于它并不是可定义的，而且设计者无论使用与否都将为其付费(至少在硅片面积上)。
有些平台ASIC通过提供可定义但高度优化的、被映射到逻辑架构中的CPU来克服这一问题。在RapidChip的技术中，这被称为一个“起落区(1andingzone)TM”。如果有必要的话，处理器可以被配置而且放置到一个预先确定的位置上。扩展的内存已经被安排在最佳位置上，以便让CPU和高速缓存能够以接近ASIc的速度工作。例如，ARM926 CPU可以在RapidChip的平台ASIC上实现超过250MHz的性能。如果不要求使用CPU的话，就不会包含它，而且起落区中的所有逻辑架构和扩张内存都可以为用户逻辑所用。
高性能实现
性能与多种因素有关，包括架构的精细程度、互联延迟、工艺技术和设计架构等。因为在平台ASIC和基于单元的ASIC中这些功能特性中的许多都十分类似，故所实现的性能也很类似。
精细的逻辑架构使得用户能通过有效的逻辑映射、点到点信号路由以及自动化的、基于时序的优化来实现高密度的和高性能的实现方案。对于每一种在精细的逻辑架构中实现的逻辑功能来说，人们可以使用类型多样、驱动长度各异的单元。如此丰富的单元类型可以让物理综合工具能实现性能与时序优化，包括路径缓冲、缓冲插入(bufferinsertion)和逻辑扁平化(10gicflattening)以及结构化(再综合)等。
采用这些技术后，就可以针对速度性能对关键性的路径进行优化，而非关键性的路径则针对面积目标进行优化，于是就可以获得高密度的、高性能的实现方案——一般约为性能相同的基于单元的ASIC的80％。
功率的有效利用
FPGA所消耗的功率一般多倍于平台ASIC。如果采用一种到粗糙的逻辑架构的、低效率的映射，则实现相同的用户逻辑所需的门的数量更多，功耗相应增加。更为引人注目的是FPGA中所能看到的更大的路由容量。因为FPGA需要更大的硅片面积来实现同样规模的逻辑，路由的引线更长，而且会造成更大的寄生电容。人们一般利用通路晶体管(pass transistor)来将专用的路由通道连接到一起，这也会增加寄生电容。最终出现的、明显的附加路由电容使得功耗显著增加，如图2所着重指出的那样。一般来说，平台ASIC可以以更有效率的方式来实现逻辑，让设计能在更小尺寸的芯片上实现，保证更小的封装，并消耗更少的功率。
结语
当需要极大的批量或者极高的性能时，基于单元的ASIC是最佳选择。FPGA对于原型样机开发和某些低性能的、不需要着重考虑功耗和成本的应用来说是有用的。对于处在基于单元的ASIC和FPGA领域之间的多种类型的应用来说，平台式ASIC包含了实现市场成功所需的关键功能特性。
大多数平台ASIC具有高度的集成性，有些容纳了超过500万个ASIC门(2个输入NAND门)和8M的内存。具有如此之大的容量后，单个平台ASIC所包含的逻辑处理能力已经等效于几种最大的和最昂贵的FPGA。一个平台ASIC的单价远低于最大的FPGA；而更接近于一个标准单元的ASIC。
当绝对的最高性能或者绝对的最小单件成本是关键因素时，标准单元的ASIC仍然是最佳选择。不过，在需要接近ASIC的性能和单件成本的场合，平台化的ASIC是传统标准单元的ASIC的有意义的替代方案。通过保证低NRE和较短的上市时间，平台ASIC对于那些对时间和成本敏感、制造批量在2k到150k范围之内的装置来说非常理想。
采用平台ASIC时，收入时间(time—to-revenue)比标准单元的ASIC要短，因为并非所有的层都是定制的。典型的高端平台ASIC包含了4到5层定制化的金属层。所有其他的层都是预先定义而且预先制造好的。
预先制造出大多数的层将简化平台ASIC的设计流程。许多后端的任务，包含信号完整性和IR压降分析，已经完成，从而减少了工程方面的工作量。
除了工程化方面的任务得以减轻之外，平台ASIC技术还降低了前端工序的成本，因为与基于单元的ASIC开发相比，所需的加工设备更少。较低的加工成本减少了定制化掩模的数量和工程化的工作量，这些都保证了平台ASIC设计的低NRE成本。
内存和位置方面的灵活性
平台化ASIC使用了一种精细的逻辑架构，与FPGA所使用的粗放的架构相比具有许多优势。架构的精细程度是由用于实现定制逻辑的基本的组成模块的大小所决定的。
平台ASIC的基本组成模块是一个很小的部件，它常常被称为一个“单元”。单元可以组合起来形成逻辑门或者寄存器。使用紧凑的、相对简单的单元架构可以保证最大的灵活性和效率——用户的每种逻辑功能都可以用最少数量的单元来实现。这确保了逻辑可以高效地得到映射，从而实现很高的利用密度。
FPGA采用了复杂多门(Complex Multi—Gate，CMG)组件和专用的寄存器来实现定制化的逻辑。用户逻辑能够精确的映射到CMG的情况十分罕见。完成用户逻辑的映射后，在每个CMG中几乎始终都有一个部分未被使用，于是与平台化的ASIC相比效率和实现密度都较低。
平台ASIC的精细的架构使得一种新型的内存得以实现。例如，RapidChip技术所提供的R—Cell内存是完全用R—Cell逻辑架构建立的，因此可以放置在架构中的任意位置。这就实现了高度的灵活性，使得设计者能够选择大小恰好的内存，并把它放置在一个理想的位置上。除了基于架构的内存外，平台ASIC一般还包含了不少更大的扩容内存(diffusedmemory)。
当需要使用复杂、高性能的lP(如ARM处理器)时，即使以最先进的工艺技术来实现，一个综合性的实现方案也可能无法达到足够高的速度。CPU非常复杂，而且一般具有多个层次的逻辑，这给性能带来了挑战。往往一个扩张的CPU被用来克服这一问题，特别是在FPGA中。一个扩张的CPU的不利之处就在于它并不是可定义的，而且设计者无论使用与否都将为其付费(至少在硅片面积上)。
有些平台ASIC通过提供可定义但高度优化的、被映射到逻辑架构中的CPU来克服这一问题。在RapidChip的技术中，这被称为一个“起落区(1andingzone)TM”。如果有必要的话，处理器可以被配置而且放置到一个预先确定的位置上。扩展的内存已经被安排在最佳位置上，以便让CPU和高速缓存能够以接近ASIc的速度工作。例如，ARM926 CPU可以在RapidChip的平台ASIC上实现超过250MHz的性能。如果不要求使用CPU的话，就不会包含它，而且起落区中的所有逻辑架构和扩张内存都可以为用户逻辑所用。
高性能实现
性能与多种因素有关，包括架构的精细程度、互联延迟、工艺技术和设计架构等。因为在平台ASIC和基于单元的ASIC中这些功能特性中的许多都十分类似，故所实现的性能也很类似。
精细的逻辑架构使得用户能通过有效的逻辑映射、点到点信号路由以及自动化的、基于时序的优化来实现高密度的和高性能的实现方案。对于每一种在精细的逻辑架构中实现的逻辑功能来说，人们可以使用类型多样、驱动长度各异的单元。如此丰富的单元类型可以让物理综合工具能实现性能与时序优化，包括路径缓冲、缓冲插入(bufferinsertion)和逻辑扁平化(10gicflattening)以及结构化(再综合)等。
采用这些技术后，就可以针对速度性能对关键性的路径进行优化，而非关键性的路径则针对面积目标进行优化，于是就可以获得高密度的、高性能的实现方案——一般约为性能相同的基于单元的ASIC的80％。
功率的有效利用
FPGA所消耗的功率一般多倍于平台ASIC。如果采用一种到粗糙的逻辑架构的、低效率的映射，则实现相同的用户逻辑所需的门的数量更多，功耗相应增加。更为引人注目的是FPGA中所能看到的更大的路由容量。因为FPGA需要更大的硅片面积来实现同样规模的逻辑，路由的引线更长，而且会造成更大的寄生电容。人们一般利用通路晶体管(pass transistor)来将专用的路由通道连接到一起，这也会增加寄生电容。最终出现的、明显的附加路由电容使得功耗显著增加，如图2所着重指出的那样。一般来说，平台ASIC可以以更有效率的方式来实现逻辑，让设计能在更小尺寸的芯片上实现，保证更小的封装，并消耗更少的功率。
结语
当需要极大的批量或者极高的性能时，基于单元的ASIC是最佳选择。FPGA对于原型样机开发和某些低性能的、不需要着重考虑功耗和成本的应用来说是有用的。对于处在基于单元的ASIC和FPGA领域之间的多种类型的应用来说，平台式ASIC包含了实现市场成功所需的关键功能特性。