论文部分内容阅读
【摘要】该文采用了一种优越的方法，实现了数字视频广播通用接口数据格式到高性能系统总线数据格式的转换。该方法使整个系统面积缩小，并同时支持三路串行输入或一路并行输入，传输速度快，误码率低，在接口时钟低于系统时钟频率1/6以下时能实现数据格式的无误转换，即使在总线仲裁器里处在低优先级也不易产生数据丢失现象。
【关键词】数字视频广播通用接口；条件接收；机卡分离；高性能系统总线
1.引言
在数字视频广播(Digital Video Broadcast，DVB)的一系列标准中，条件接收(Conditional Access，CA)用来控制广播业务的接收[1]。外置式解密系统采用了欧洲的多密技术，可使用户接收不同的加密算法所加密的节目，即用一台机顶盒能够接收不同CA节目的技术。机顶盒与外部CA模块之周通过数字视频广播通用接口连接，完成外部模块到机顶盒的通信，并实现节目解密，解扰[2]。本文给出了一种数字视频广播通用接口到高性能系统总线(Advanced High performance Bus，AHB)转换电路的实现，能广泛使用于各种CA系统中。
2.外置式机卡分离接口技术
外置式机卡分离技术的基本思想是将解扰、CA以及其它需要保密的专有功能集中于一个可拆卸的模块中。如图1所示，外置式机卡分离技术由主机(又称机顶盒)和外部CA模块两部分组成，在主机和CA模块之间依靠一个标准的数字视频广播通用接口（Digital Video Broadcast-Conditional Interface，DVB-CI）进行连接和通信[3]。
采用这种方案的优点在于，同一机顶盒可接收任意CA系统加扰控制的节目。当选择更换CA时只需换用相应的CA模块，机顶盒可以保持不变。一般机顶盒扩展有多个DVB-CI，可同时与多个CA模块相连[4]。并自动或在人机交互的基础上识别哪个CA模块应处于工作状态。采用多密技术，从用户角度讲．不会因购买一家CA的机顶盒而与此CA绑定死，用户还有选择其他CA服务的可能性，同时CA系统的更新升级也十分方便。
3.从DVB-CI到AHB的转换实现方法
目前在数字音视频SOC系统中很多采用高级微控制器总线架构(Advan
-ced Microcontroller Bus Architecture，AMBA)，本设计实现了从标准的DVB-CI数据格式到AMBA规范中AHB部分的转换，并支持3路串行同时输入或1路并行输入。
3.1 DVB-CI接口格式
标准的DVB-CI接口数据格式如图2所示。
前级芯片的时钟是一个总是在跑不停的时钟，如图2所示，CLK为了适应频率的差别可能会跳过几个前级芯片时钟脉冲。所有的输出信号都在CLK的上升沿保持稳定，在下降沿变化。一个完整的包数据包含188个数据，需要204个时钟周期，其中188个时钟用于数据接收，16个时钟用于奇偶校验[5]。
3.2 系统框图及测试框架
如图3所示，给出了DVB-CI的系统实现及验证方法。DVB-CI由3个串行采样电路、一个并行采样电路、4个写先入先出(First In First Out，FIFO)时序转换电路和1个FIFO控制器组成。数据的来源是外部的DVB-CI标准信号，本设计测试时用3个串行输入模型和1个并行输入模型来模拟外部的DVB-CI输入信号做系统验证。系统采样外部DVB-CI输入的数据，然后经过写FIFO时序转换电路的把数据格式转换成写FIFO的时序格式。FIFO控制器实现FIFO数据的写和读控制并发起占用总线请求。
FIFO控制器实现各路信号的控制，可支持3路串行数据同时接收或则1路并行数据接收。该电路为了减少芯片面积，只采用被划成四片的1个单口FIFO，各片分别代表3路串行的输入和1路并行的输入，FIFO的读写时间分配如如图4所示。
因为系统时钟频率高于接口时钟频率的6倍，3路串行输入可同时传输，而并行和串行不能同时输入。当并行输入时数据传输率最高，最高可达320Mbit/s。把24个系统时钟周期分成一个时间片，其中8个时钟用来给FIFO写，16个时钟用来给FIFO读，每个时钟读写都是8bit。可以得到FIFO写的速度和读的速度都比接口速度要高，而FIFO读速度比FIFO写的数据要高。也就是说只要是接口接收到的数据都能写入FIFO，写入FIFO的数据都有时间读出去。
对于从FIFO读出来的数据到AHB总线的实现电路如图5所示。有4个预读取寄存器分别保存从4个FIFO读取的数据。当某片FIFO的数据不为空并且该片对应的预读取寄存器里没数据时，预读取寄存器会读取FIFO里的一个数据保存下来以便发送。当下个周期预读寄存器里的数据被读走时若FIFO里还有数据，则会自动读取FIFO里的数据。
4片FIFO每片FIFO都会向内部仲裁器发起请求占用总线，发送请求类型根据每片FIFO数据个数分别发送INCR16、INCR8、INCR4、INCR请求方式。仲裁器会根据优先级仲裁各片FIFO发送的请求。仲裁的优先级顺序从高低的分别为：INCR16、INCR8、INCR4、INCR。当各片FIFO处在同一个请求方式时，仲裁的优先级顺序从高低的分别为：S3、S2、S1、S0。总裁其除了要实现请求的总裁外，还要把数据转换成AHB的传输格式发送到AHB总线上。
4.系统优点
（1）系统面积小，FIFO利用率高。系统采用一个单口的FIFO，占用更少的芯片面积资源，降低了成本。把一个单口的FIFO划分成四片，每片大小根据需要软件可配。如图5所示，如果只接收S0路，则把整个FIFO都分给S0路；如果同时接收两路，则可把FIFO平均分成两个单元。与传统采用四个FIFO相比，减小了系统面积，提高了FIFO利用率。
（2）出错率低。因为FIFO划分为四片，大小可变化。同样大小的FIFO，这种变化，可根据传输情况对每一片的FIFO单元配置一定的存储空间，使FIFO合理有效利用，使出现FIFO溢出的概率更小，数据不易丢失。
（3）传输速度快，支持猝发传输。满足系统时钟频率高于接口时钟频率的6倍的情况下，能够实现低误码传输，即使在总线仲裁器里处在低优先级也不易产生数据丢失。
（4）多路传输性和可扩展性。可支持三路串口同时传输，也可支持并口传输，并且随着系统时钟的提高，在此基础上可灵活扩展更多路的输入。
5.结束语
本方案给出了一种从DVB-CI数据格式到AHB总线数据格式转换的方法，在满足一定系统时钟频率的情况下支持把三路串行输入或一路并行输入的DVB-CI数据发到AHB总线上。已经过数字仿真软件的详细仿真，功能全部实现，可集成于数字音视频SOC产品中。
参考文献
[1]彭文俊,杨斌.DVB通用接口的关键技术及实现方法[J].微计算机信息,2007.
[2]潘睁,苏凯雄.DVB条件接收系统公共接口(CI)的研究[J].福建电脑,2004(1):24-25.
[3]吴好.一种基于DVB的数据广播接收系统的设计和实现[D]福州大学,2006.
[4]朱倩,黄焱.DVB条件接收系统结构研究[J].中国有线电视,2005(02).
[5]王滨.一种基于H.235协议框架的视频通信安全方案[J].微计算机信息,2006(6).
作者简介：蒋路飞（1985—），男，河南安阳人，杭州电子科技大学集成电路工程专业硕士研究生，研究方向：集成电路。
【关键词】数字视频广播通用接口；条件接收；机卡分离；高性能系统总线
1.引言
在数字视频广播(Digital Video Broadcast，DVB)的一系列标准中，条件接收(Conditional Access，CA)用来控制广播业务的接收[1]。外置式解密系统采用了欧洲的多密技术，可使用户接收不同的加密算法所加密的节目，即用一台机顶盒能够接收不同CA节目的技术。机顶盒与外部CA模块之周通过数字视频广播通用接口连接，完成外部模块到机顶盒的通信，并实现节目解密，解扰[2]。本文给出了一种数字视频广播通用接口到高性能系统总线(Advanced High performance Bus，AHB)转换电路的实现，能广泛使用于各种CA系统中。
2.外置式机卡分离接口技术
外置式机卡分离技术的基本思想是将解扰、CA以及其它需要保密的专有功能集中于一个可拆卸的模块中。如图1所示，外置式机卡分离技术由主机(又称机顶盒)和外部CA模块两部分组成，在主机和CA模块之间依靠一个标准的数字视频广播通用接口（Digital Video Broadcast-Conditional Interface，DVB-CI）进行连接和通信[3]。
采用这种方案的优点在于，同一机顶盒可接收任意CA系统加扰控制的节目。当选择更换CA时只需换用相应的CA模块，机顶盒可以保持不变。一般机顶盒扩展有多个DVB-CI，可同时与多个CA模块相连[4]。并自动或在人机交互的基础上识别哪个CA模块应处于工作状态。采用多密技术，从用户角度讲．不会因购买一家CA的机顶盒而与此CA绑定死，用户还有选择其他CA服务的可能性，同时CA系统的更新升级也十分方便。
3.从DVB-CI到AHB的转换实现方法
目前在数字音视频SOC系统中很多采用高级微控制器总线架构(Advan
-ced Microcontroller Bus Architecture，AMBA)，本设计实现了从标准的DVB-CI数据格式到AMBA规范中AHB部分的转换，并支持3路串行同时输入或1路并行输入。
3.1 DVB-CI接口格式
标准的DVB-CI接口数据格式如图2所示。
前级芯片的时钟是一个总是在跑不停的时钟，如图2所示，CLK为了适应频率的差别可能会跳过几个前级芯片时钟脉冲。所有的输出信号都在CLK的上升沿保持稳定，在下降沿变化。一个完整的包数据包含188个数据，需要204个时钟周期，其中188个时钟用于数据接收，16个时钟用于奇偶校验[5]。
3.2 系统框图及测试框架
如图3所示，给出了DVB-CI的系统实现及验证方法。DVB-CI由3个串行采样电路、一个并行采样电路、4个写先入先出(First In First Out，FIFO)时序转换电路和1个FIFO控制器组成。数据的来源是外部的DVB-CI标准信号，本设计测试时用3个串行输入模型和1个并行输入模型来模拟外部的DVB-CI输入信号做系统验证。系统采样外部DVB-CI输入的数据，然后经过写FIFO时序转换电路的把数据格式转换成写FIFO的时序格式。FIFO控制器实现FIFO数据的写和读控制并发起占用总线请求。
FIFO控制器实现各路信号的控制，可支持3路串行数据同时接收或则1路并行数据接收。该电路为了减少芯片面积，只采用被划成四片的1个单口FIFO，各片分别代表3路串行的输入和1路并行的输入，FIFO的读写时间分配如如图4所示。
因为系统时钟频率高于接口时钟频率的6倍，3路串行输入可同时传输，而并行和串行不能同时输入。当并行输入时数据传输率最高，最高可达320Mbit/s。把24个系统时钟周期分成一个时间片，其中8个时钟用来给FIFO写，16个时钟用来给FIFO读，每个时钟读写都是8bit。可以得到FIFO写的速度和读的速度都比接口速度要高，而FIFO读速度比FIFO写的数据要高。也就是说只要是接口接收到的数据都能写入FIFO，写入FIFO的数据都有时间读出去。
对于从FIFO读出来的数据到AHB总线的实现电路如图5所示。有4个预读取寄存器分别保存从4个FIFO读取的数据。当某片FIFO的数据不为空并且该片对应的预读取寄存器里没数据时，预读取寄存器会读取FIFO里的一个数据保存下来以便发送。当下个周期预读寄存器里的数据被读走时若FIFO里还有数据，则会自动读取FIFO里的数据。
4片FIFO每片FIFO都会向内部仲裁器发起请求占用总线，发送请求类型根据每片FIFO数据个数分别发送INCR16、INCR8、INCR4、INCR请求方式。仲裁器会根据优先级仲裁各片FIFO发送的请求。仲裁的优先级顺序从高低的分别为：INCR16、INCR8、INCR4、INCR。当各片FIFO处在同一个请求方式时，仲裁的优先级顺序从高低的分别为：S3、S2、S1、S0。总裁其除了要实现请求的总裁外，还要把数据转换成AHB的传输格式发送到AHB总线上。
4.系统优点
（1）系统面积小，FIFO利用率高。系统采用一个单口的FIFO，占用更少的芯片面积资源，降低了成本。把一个单口的FIFO划分成四片，每片大小根据需要软件可配。如图5所示，如果只接收S0路，则把整个FIFO都分给S0路；如果同时接收两路，则可把FIFO平均分成两个单元。与传统采用四个FIFO相比，减小了系统面积，提高了FIFO利用率。
（2）出错率低。因为FIFO划分为四片，大小可变化。同样大小的FIFO，这种变化，可根据传输情况对每一片的FIFO单元配置一定的存储空间，使FIFO合理有效利用，使出现FIFO溢出的概率更小，数据不易丢失。
（3）传输速度快，支持猝发传输。满足系统时钟频率高于接口时钟频率的6倍的情况下，能够实现低误码传输，即使在总线仲裁器里处在低优先级也不易产生数据丢失。
（4）多路传输性和可扩展性。可支持三路串口同时传输，也可支持并口传输，并且随着系统时钟的提高，在此基础上可灵活扩展更多路的输入。
5.结束语
本方案给出了一种从DVB-CI数据格式到AHB总线数据格式转换的方法，在满足一定系统时钟频率的情况下支持把三路串行输入或一路并行输入的DVB-CI数据发到AHB总线上。已经过数字仿真软件的详细仿真，功能全部实现，可集成于数字音视频SOC产品中。
参考文献
[1]彭文俊,杨斌.DVB通用接口的关键技术及实现方法[J].微计算机信息,2007.
[2]潘睁,苏凯雄.DVB条件接收系统公共接口(CI)的研究[J].福建电脑,2004(1):24-25.
[3]吴好.一种基于DVB的数据广播接收系统的设计和实现[D]福州大学,2006.
[4]朱倩,黄焱.DVB条件接收系统结构研究[J].中国有线电视,2005(02).
[5]王滨.一种基于H.235协议框架的视频通信安全方案[J].微计算机信息,2006(6).
作者简介：蒋路飞（1985—），男，河南安阳人，杭州电子科技大学集成电路工程专业硕士研究生，研究方向：集成电路。