论文部分内容阅读
提出了一种基于可重构阵列处理器的视频编解码方案,重点描述面向算法切换与资源调整的全局控制器设计方法,通过层次化编程网络将阵列处理器与主机接口相连,从而实现对视频阵列处理器计算资源的控制与管理.实验结果表明,该全局控制器支持多种模式的指令加载以及计算数据的反馈,在现场可编程门阵列（Field Programmable Gate Array,FPGA）上最高工作频率可达539.96MHz,相较于同类型阵列结构,全局控制器的执行周期降低了50%.