论文部分内容阅读
摘要：本文针对当前K口误码测试中存在的问题，设计了一种速率自适应K口误码测试装置及测试流程，有效减少了仪器的参数设置，提高了测试准确率，并可同时进行多路K接口信号误码测试，大大降低了设备成本，提高测试效率，节省人力资源。
关键词：速率自适应 误码测试
随着电信技术的发展，通信终端设备中很多才有了K口进行通信和连接，K口远距离通信出现故障时，就需要进行信道的检查和测试。K口误码测试装置的主要原理，产生伪随机序列信号，然后发送至待测的K口中，待测K口将该伪随机序列信号经过交换处理后返回至K口误码测试装置，最后由K口误码测试装置比较自身产生的伪随机序列信号与K口接收到的K口信号是否一致，然后统计上报测试结果。
一、传统测试装置分析
传统K口误码测试装置测试前需先建立测试通道、设置K口速率、设置测试码型等步骤，上述传统的K口测试时，主要存在以下缺陷：一是不能自动识别被测设备的K口速率。K口的通信包括16Kbit/s、32Kbit/s、64Kbit/s、128Kbit/s四种速率，当用户设置的K口误码测试装置速率与设备速率不一致时将无法进行测试，且不能轻易进行故障排除;二是不能自动监测线路物理连接状态。满足标准的K接口底层芯片工作于简单的MOD模式，该模式下芯片只完成TTL电平与条件二相编码转换与远距离传输，数据格式简单，无固定的帧结构与同步信息，数据传输时无线路连接状态与速率匹配指示;加之实际使用中两台K口设备铺设距离非常远，线路故障排除非常困难;三是不能实现自动化测试。传统K口误码测试装置不具备网络管理能力，不能利用网络管理技术自动建立测试环境，测试前需要人工对被测的K口间建立测试专线方可进行测试;四是测试结果二次利用率低。传统K口误码测试装置测试结果采用人工记录方式，测试结果格式单一、信息完整程度差，且不具备二次处理和统计能力。
二、硬件设计
速率自适应K口误码测试装置主要包括：主控电路、电源电路、FPGA电路、以太网控制电路、外部接口电路。主控电路为K口误码测试装置的核心，用于控制电源电路实现K口误码测试装置的电源管理与转换，控制FPGA电路实现FPGA芯片内部的功能模块管理，通过FPGA电路转换后控制以太网控制电路实现以太网接口数据/协议的处理;通过FPGA电路转换后控制外部接口电路5实现外部K接口电路的控制与管理。硬件设计如下图所示：
主控电路包括用于控制和信息处理的ARM控制器，用于防止程序运行发生死循环的硬件看门狗，用于临时存储ARM控制器运行所需数据和指令的随机存储器，用于存储程序、测试数据的只读存储器，用于将数字信号转换为音频模拟信号的音频控制器，用于将随机存储器中缓存的LCD图形数据转换为液晶显示屏信号的LCD控制器，用于管理GPMC總线时序的GPMC控制器，用于与外部USB接口连接的USB控制器用于管理GPIO管脚输入/输出状态的GPIO控制器。FPGA电路包括用于生成K口误码测试装置测试用的伪随机码流的码型产生模块，用于K口误码检测与统计的误码检测模块，用于控制K口主从模式、时钟、收发数据的外部接口电路模块，用于以太网总线处理的以太网接口模块，用于适配主控电路CPU总线接口时序的CPU总线接口模块，用于检测外部K口速率的速率自适应模块。误码检测模块包括用于跟踪外部K口伪随机数据的序列同步跟踪模块，用于外部伪随机码和本地伪随机码校对的码元比较模块，用于误码位计数的误码统计模块，用于误码同步检测并输出同步信号的同步检测模块，用于缓存本地伪随机序列的M序列缓冲区，用于产生本地伪随机序列的M序列发生器，用于锁相外部时钟及时钟分频的时钟产生模块。以太网接口模块包括用于提供一个与媒体无关的接口，以便连接外部的以太网控制芯的MII管理模块，用于完成产生报文头、添加CRC校验序列等与以太网发送数据相关操作的数据发送模块，用于完成获取报文头、CRC校验等与以太网接收数据相关操作的数据接收模块，用于缓存NRZ码形式的以太网数据的数据缓冲区模块。速率自适应模块包括用于K口编解码芯片控制接口时序匹配的控制口时序匹配模块，用于K口编解码芯片控制接口同步信息获取的控制口同步信号提取模块，用于获取K口外部线路信噪比质量数据的信噪比数据获取模块，用于判断K口外部线路信噪比质量是否达到指定要求的信噪比质量判断模块，用于去除K口外部线路连接初期不稳定状态的前向保护模块，用于去除K口外部线路由于临时受到外界干扰而出现不稳定状态的后向保护模块，用于信噪比质量判断超时控制的判断超时模块，用于根据超时模块状态而产生K口速率切换指令的速率切换模块，用于控制K口编解码芯片数据口速率的速率控制输出模块，用于输出通过信噪比质量提取K口速率适配状态、K口线路连接状态的连接状态输出模块。以太网控制电路包括用于完成以太网载波监听多路访问协议及冲突检测功能、8B/6T编码与NRZ码间转换功能的以太网控制器，用于完成信号传输、阻抗匹配、波形修复、信号杂波抑制和高电压隔离功能的以太网变压器。
三、测试步骤
K口速率自适应方法采用提取K口线路信噪比质量数据，通过穷举法、动态门限管理法、输入条件选择性判断法分析计算信噪比原始数据，以获取K口物理连接状态，并推断出对端K口速率实现K口速率的自适应，实现步骤如下：（1）根据K口编解码芯片控制口时序要求，提取帧同步信号;（2）根据控制口帧信息提取K口信噪比数据;（3）根据K口连接状态检测状态机，判断K口物理连接状态;（3）根据K口连接状态以及当前K口速率推断出外部K口速率，实现K口速率自适应;（4）将超时计数器“time_out”清零，伪同步门限计数器“P_SYN_count_T”清零;当信噪比数据为“11”、“10”两种状态时，伪同步门限计数器加1;当信噪比数据为“00”状态时，伪同步门限计数器减1;当信噪比数据为“01”状态时，伪同步门限计数器不变;（5）判断伪同步门限计数器值，当大于500时进入伪同步状态;当小于500时，判断超时计数器“time_out”是否溢出，当计数器溢出时控制速率切换模块切换外部K口速率，同时控制连接状态输出模块输出状态为未连接。
马宇飞（1972.12），男，汉族，河南林州人，硕士，96646部队高级工程师
王涛（1980.10），男，汉族，河南内黄人，本科，96646部队助理工程师
赵玲玲（1981.07），女，汉族，山西大同人，本科，96646部队工程师
关键词：速率自适应 误码测试
随着电信技术的发展，通信终端设备中很多才有了K口进行通信和连接，K口远距离通信出现故障时，就需要进行信道的检查和测试。K口误码测试装置的主要原理，产生伪随机序列信号，然后发送至待测的K口中，待测K口将该伪随机序列信号经过交换处理后返回至K口误码测试装置，最后由K口误码测试装置比较自身产生的伪随机序列信号与K口接收到的K口信号是否一致，然后统计上报测试结果。
一、传统测试装置分析
传统K口误码测试装置测试前需先建立测试通道、设置K口速率、设置测试码型等步骤，上述传统的K口测试时，主要存在以下缺陷：一是不能自动识别被测设备的K口速率。K口的通信包括16Kbit/s、32Kbit/s、64Kbit/s、128Kbit/s四种速率，当用户设置的K口误码测试装置速率与设备速率不一致时将无法进行测试，且不能轻易进行故障排除;二是不能自动监测线路物理连接状态。满足标准的K接口底层芯片工作于简单的MOD模式，该模式下芯片只完成TTL电平与条件二相编码转换与远距离传输，数据格式简单，无固定的帧结构与同步信息，数据传输时无线路连接状态与速率匹配指示;加之实际使用中两台K口设备铺设距离非常远，线路故障排除非常困难;三是不能实现自动化测试。传统K口误码测试装置不具备网络管理能力，不能利用网络管理技术自动建立测试环境，测试前需要人工对被测的K口间建立测试专线方可进行测试;四是测试结果二次利用率低。传统K口误码测试装置测试结果采用人工记录方式，测试结果格式单一、信息完整程度差，且不具备二次处理和统计能力。
二、硬件设计
速率自适应K口误码测试装置主要包括：主控电路、电源电路、FPGA电路、以太网控制电路、外部接口电路。主控电路为K口误码测试装置的核心，用于控制电源电路实现K口误码测试装置的电源管理与转换，控制FPGA电路实现FPGA芯片内部的功能模块管理，通过FPGA电路转换后控制以太网控制电路实现以太网接口数据/协议的处理;通过FPGA电路转换后控制外部接口电路5实现外部K接口电路的控制与管理。硬件设计如下图所示：
主控电路包括用于控制和信息处理的ARM控制器，用于防止程序运行发生死循环的硬件看门狗，用于临时存储ARM控制器运行所需数据和指令的随机存储器，用于存储程序、测试数据的只读存储器，用于将数字信号转换为音频模拟信号的音频控制器，用于将随机存储器中缓存的LCD图形数据转换为液晶显示屏信号的LCD控制器，用于管理GPMC總线时序的GPMC控制器，用于与外部USB接口连接的USB控制器用于管理GPIO管脚输入/输出状态的GPIO控制器。FPGA电路包括用于生成K口误码测试装置测试用的伪随机码流的码型产生模块，用于K口误码检测与统计的误码检测模块，用于控制K口主从模式、时钟、收发数据的外部接口电路模块，用于以太网总线处理的以太网接口模块，用于适配主控电路CPU总线接口时序的CPU总线接口模块，用于检测外部K口速率的速率自适应模块。误码检测模块包括用于跟踪外部K口伪随机数据的序列同步跟踪模块，用于外部伪随机码和本地伪随机码校对的码元比较模块，用于误码位计数的误码统计模块，用于误码同步检测并输出同步信号的同步检测模块，用于缓存本地伪随机序列的M序列缓冲区，用于产生本地伪随机序列的M序列发生器，用于锁相外部时钟及时钟分频的时钟产生模块。以太网接口模块包括用于提供一个与媒体无关的接口，以便连接外部的以太网控制芯的MII管理模块，用于完成产生报文头、添加CRC校验序列等与以太网发送数据相关操作的数据发送模块，用于完成获取报文头、CRC校验等与以太网接收数据相关操作的数据接收模块，用于缓存NRZ码形式的以太网数据的数据缓冲区模块。速率自适应模块包括用于K口编解码芯片控制接口时序匹配的控制口时序匹配模块，用于K口编解码芯片控制接口同步信息获取的控制口同步信号提取模块，用于获取K口外部线路信噪比质量数据的信噪比数据获取模块，用于判断K口外部线路信噪比质量是否达到指定要求的信噪比质量判断模块，用于去除K口外部线路连接初期不稳定状态的前向保护模块，用于去除K口外部线路由于临时受到外界干扰而出现不稳定状态的后向保护模块，用于信噪比质量判断超时控制的判断超时模块，用于根据超时模块状态而产生K口速率切换指令的速率切换模块，用于控制K口编解码芯片数据口速率的速率控制输出模块，用于输出通过信噪比质量提取K口速率适配状态、K口线路连接状态的连接状态输出模块。以太网控制电路包括用于完成以太网载波监听多路访问协议及冲突检测功能、8B/6T编码与NRZ码间转换功能的以太网控制器，用于完成信号传输、阻抗匹配、波形修复、信号杂波抑制和高电压隔离功能的以太网变压器。
三、测试步骤
K口速率自适应方法采用提取K口线路信噪比质量数据，通过穷举法、动态门限管理法、输入条件选择性判断法分析计算信噪比原始数据，以获取K口物理连接状态，并推断出对端K口速率实现K口速率的自适应，实现步骤如下：（1）根据K口编解码芯片控制口时序要求，提取帧同步信号;（2）根据控制口帧信息提取K口信噪比数据;（3）根据K口连接状态检测状态机，判断K口物理连接状态;（3）根据K口连接状态以及当前K口速率推断出外部K口速率，实现K口速率自适应;（4）将超时计数器“time_out”清零，伪同步门限计数器“P_SYN_count_T”清零;当信噪比数据为“11”、“10”两种状态时，伪同步门限计数器加1;当信噪比数据为“00”状态时，伪同步门限计数器减1;当信噪比数据为“01”状态时，伪同步门限计数器不变;（5）判断伪同步门限计数器值，当大于500时进入伪同步状态;当小于500时，判断超时计数器“time_out”是否溢出，当计数器溢出时控制速率切换模块切换外部K口速率，同时控制连接状态输出模块输出状态为未连接。
马宇飞（1972.12），男，汉族，河南林州人，硕士，96646部队高级工程师
王涛（1980.10），男，汉族，河南内黄人，本科，96646部队助理工程师
赵玲玲（1981.07），女，汉族，山西大同人，本科，96646部队工程师