论文部分内容阅读
数字信号处理常常包含大量数据运算，这使得数据Cache成为影响其性能的关键因素。特别是对于我们研制的双簇VLIW结构YHFrDSP系列处理器，Cache的失效会导致整个内核八条流水线同时停顿。所以，减小Cache失效延迟能给处理器性能带来显著的提升。本文研究的主要问题是如何针对一级数据Cache的读失效操作进行优化，从四个方面进行，分别为提前发读请求、请求字优先、合并并行失效读和后台处理Snooping。模拟结果表明，采用这些优化措施后，处理器的性能提高了8．36％。