论文部分内容阅读
在采用FPGA可编程技术实现的全数字锁相环路芯片中，通过使用VHDL硬件描述语言增加锁相环状态检测功能模块，能实现对锁相环工作状态（失锁或锁定）的检测。在片外设置一CPU对锁相环状态检测模块输出的状态信号进行检测，同时依据检测结果对不同状态下环路滤波器中可逆计数器模值进行动态智能设置，能实现锁相环路在失锁时快速进入锁定状态，在锁定时消除相位抖动和提高对噪声的抑制能力，从而达到改善输出频率质量的目的。