论文部分内容阅读
[摘 要]随着数字电路的高速发展及时脉的不断提升，电磁干扰的现象受到人们越来越多的关注和重视。与其他电路一样，数字电路容易受到外部和内部干扰，使用时如果配备不当会使数字电路因受干扰而不能正常工作，因此必须对数字电路采取必要的抗干扰措施，将干扰的影响抑制到最小。
[关键词]数字电路；抗干扰；常用措施
中图分类号：TN79 文献标识码：A 文章编号：1009-914X（2015）42-0096-01
一、数字电路的硬件抗干扰措施
（一）电路设计时的抗干扰措施
表1为电路设计时的常用抗干扰措施，电路设计时的抗干扰措施主要有三种（隔离、接地和滤波），通常单纯采用隔离不能提供完整的电磁干扰防护，因此通常是两种或三种措施综合起来使用。
（二）印制板设计时的抗干扰措施
第一，在数字电路设计中可以通过加粗地线的方法来降低导线电阻，这样使它能高于印制板允许电路的3.5倍，增强地线的稳定性，在条件允许的情况下可将地线的宽度拓宽为2～3m，同时通过闭环路提高其抗噪音干扰能力（闭环路能够形成稳定的传输路径，降低线路阻抗，从而减小干扰），但要注意闭环路的电阻所包围的截面积应该越小越好。如果同一印刷版具有不同的电路存在，则可将具有同一功能的电路集中于接地线上，从而构成独立的回路，也可以使接地线电流从不同的单元回路中流出，从而减轻对其他单元回路的干扰。
第二，在电容印制板上将多个集成电路进行配置，如果某些元件的耗电量较大，则在地线上就会出现较大的电压，对这个电压进行印制的主要方法是在各集成器件中接入电容，利用短开关电流降低电阻的压降。
第三，根据电流的大小合理调整电源线的布置，尽量增加导线的宽度，统一电源线、地线的数据信息传递方向，增强抗噪声能力。
（三）器件使用时的抗干扰措施
第一，器件的选择。通常数字电路的噪声容限越高，传输延时越大，其抗干扰性能就越好，因此CMOS比TTL数字电路的抗干扰性能好。在选择逻辑器件时，要对其噪声容限指标进行充分考虑（当单纯考虑数字电路的噪声容限时，可以采用HTL；如果要兼顾功耗，那么则还用VDD≥15V的CMOS为佳）。
第二，空端的处理。对于不用的数字电路输入和控制端，容易通过分布电容进入端子对电路产生干扰，因此不用的输入和控制端应接上合适的逻辑电平。
第三，负载的控制。当某种数字电路输出所带的负载电路超过规定的扇出时，会使电路输出的高电平值降低，低电平值升高，从而降低电路的噪声容限，因此在使用器件时要注意控制电路的输出负载不要超过规定的扇出，并尽量留有余地。
二、数字电路的软件抗干扰措施
软件抗干扰措施作为在数字电路抗干扰的一个重要方面，是指一个数据在一个时间单元内进行传送时将其改为相同的数据进行三次传送，然后对所传输的数据进行比较，如果数据传输的不一致，则说明存在严重的干扰，此时需要重新对数据进行输入，并分析传输过程中可能存在的主要干扰源，采取相关的措施进行抑制，然后在下一周期开始再输出新的数据，在采集模拟信号时除了使用硬件抗干扰措施外还应采用数字滤波技术降低瞬变干扰的影响（表2为数字电路常用的软件抗干扰措施）。
三、干扰源的抑制措施
抑制干扰源就是尽可能减小干扰源的du/dt、di/dt，这是抗干扰设计中最优先考虑和最重要的原则，主要通过在干扰源两端并联电容来实现。减小干扰源的di/dt，则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。抑制干扰源的常用措施为；第一，利用继电器线圈使续流二极管的数量有所增加，使在断开线圈的过程中，能够对所发生的反电动势干扰进行消除（需要注意的是，只增加续流二极管会使继电器的断开时间滞后，而增加稳压二极管的数目后，继电器可以在一定时间内，使其变更的次数随之增加）；第二，在继电器接点两端并接火花抑制电路，减小电火花影响；第三，给电机加滤波电路，需要注意的是加滤波电路时要确保电容的安全和严格把控电感引线的要求；第四，电路板上每个IC 要并接一个0.01uF～0.1uF高频电容，以减小IC对电源的影响（要注意高频电容的布线，连线应靠近电源端并尽量粗短，否则等于增大了电容的等效串联电阻，会影响滤波效果）；第五，布线时避免90度折线，减少高频噪声发射；第六，可控硅两端并接RC抑制电路，减小可控硅产生的噪声。
四、结论
数字电路设备干扰噪声产生的原因较为复杂，相应的干扰类型也多种多样，因此数字电路的抗干扰措施应该从数字电路的硬件防护，加强滤波、干扰屏蔽层以及数字电路的制作技术，数字电路的软件防护等几个方面入手，切实提高数字电路相应设备和装置的精确度，提高设备的质量。
参考文献
[1] 赵巍，清平.数字电路的抗干扰设计[J].电子元器件应用，2008（11）.
[2] 张连华.数字控制电路中抗干扰问题初探[J].数字技术与应用，2011（01）.
[3] 石波涌，邓湘平，陈乐.数字电路设计中的抗干扰技术[J].科技创新导报，2008（09）.
[关键词]数字电路；抗干扰；常用措施
中图分类号：TN79 文献标识码：A 文章编号：1009-914X（2015）42-0096-01
一、数字电路的硬件抗干扰措施
（一）电路设计时的抗干扰措施
表1为电路设计时的常用抗干扰措施，电路设计时的抗干扰措施主要有三种（隔离、接地和滤波），通常单纯采用隔离不能提供完整的电磁干扰防护，因此通常是两种或三种措施综合起来使用。
（二）印制板设计时的抗干扰措施
第一，在数字电路设计中可以通过加粗地线的方法来降低导线电阻，这样使它能高于印制板允许电路的3.5倍，增强地线的稳定性，在条件允许的情况下可将地线的宽度拓宽为2～3m，同时通过闭环路提高其抗噪音干扰能力（闭环路能够形成稳定的传输路径，降低线路阻抗，从而减小干扰），但要注意闭环路的电阻所包围的截面积应该越小越好。如果同一印刷版具有不同的电路存在，则可将具有同一功能的电路集中于接地线上，从而构成独立的回路，也可以使接地线电流从不同的单元回路中流出，从而减轻对其他单元回路的干扰。
第二，在电容印制板上将多个集成电路进行配置，如果某些元件的耗电量较大，则在地线上就会出现较大的电压，对这个电压进行印制的主要方法是在各集成器件中接入电容，利用短开关电流降低电阻的压降。
第三，根据电流的大小合理调整电源线的布置，尽量增加导线的宽度，统一电源线、地线的数据信息传递方向，增强抗噪声能力。
（三）器件使用时的抗干扰措施
第一，器件的选择。通常数字电路的噪声容限越高，传输延时越大，其抗干扰性能就越好，因此CMOS比TTL数字电路的抗干扰性能好。在选择逻辑器件时，要对其噪声容限指标进行充分考虑（当单纯考虑数字电路的噪声容限时，可以采用HTL；如果要兼顾功耗，那么则还用VDD≥15V的CMOS为佳）。
第二，空端的处理。对于不用的数字电路输入和控制端，容易通过分布电容进入端子对电路产生干扰，因此不用的输入和控制端应接上合适的逻辑电平。
第三，负载的控制。当某种数字电路输出所带的负载电路超过规定的扇出时，会使电路输出的高电平值降低，低电平值升高，从而降低电路的噪声容限，因此在使用器件时要注意控制电路的输出负载不要超过规定的扇出，并尽量留有余地。
二、数字电路的软件抗干扰措施
软件抗干扰措施作为在数字电路抗干扰的一个重要方面，是指一个数据在一个时间单元内进行传送时将其改为相同的数据进行三次传送，然后对所传输的数据进行比较，如果数据传输的不一致，则说明存在严重的干扰，此时需要重新对数据进行输入，并分析传输过程中可能存在的主要干扰源，采取相关的措施进行抑制，然后在下一周期开始再输出新的数据，在采集模拟信号时除了使用硬件抗干扰措施外还应采用数字滤波技术降低瞬变干扰的影响（表2为数字电路常用的软件抗干扰措施）。
三、干扰源的抑制措施
抑制干扰源就是尽可能减小干扰源的du/dt、di/dt，这是抗干扰设计中最优先考虑和最重要的原则，主要通过在干扰源两端并联电容来实现。减小干扰源的di/dt，则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。抑制干扰源的常用措施为；第一，利用继电器线圈使续流二极管的数量有所增加，使在断开线圈的过程中，能够对所发生的反电动势干扰进行消除（需要注意的是，只增加续流二极管会使继电器的断开时间滞后，而增加稳压二极管的数目后，继电器可以在一定时间内，使其变更的次数随之增加）；第二，在继电器接点两端并接火花抑制电路，减小电火花影响；第三，给电机加滤波电路，需要注意的是加滤波电路时要确保电容的安全和严格把控电感引线的要求；第四，电路板上每个IC 要并接一个0.01uF～0.1uF高频电容，以减小IC对电源的影响（要注意高频电容的布线，连线应靠近电源端并尽量粗短，否则等于增大了电容的等效串联电阻，会影响滤波效果）；第五，布线时避免90度折线，减少高频噪声发射；第六，可控硅两端并接RC抑制电路，减小可控硅产生的噪声。
四、结论
数字电路设备干扰噪声产生的原因较为复杂，相应的干扰类型也多种多样，因此数字电路的抗干扰措施应该从数字电路的硬件防护，加强滤波、干扰屏蔽层以及数字电路的制作技术，数字电路的软件防护等几个方面入手，切实提高数字电路相应设备和装置的精确度，提高设备的质量。
参考文献
[1] 赵巍，清平.数字电路的抗干扰设计[J].电子元器件应用，2008（11）.
[2] 张连华.数字控制电路中抗干扰问题初探[J].数字技术与应用，2011（01）.
[3] 石波涌，邓湘平，陈乐.数字电路设计中的抗干扰技术[J].科技创新导报，2008（09）.