论文部分内容阅读
优化顶层互连线性能已成为超深亚微米片上系统（SOC）设计的关键，本文提出了适用于多个工艺节点的串扰约束下顶层互连线性能的优化方法，该方法由基于分布RLC连线模型的延迟串扰解析公式所推得，通过HSPICE仿真验证，对当前主流工艺（90nm），此优化方法可令与芯片边长等长的顶层互连线（23．9mm）的延时减小到182ps，数据总线带宽达到1．43GHz／μm，近邻连线峰值串扰电压控制在0．096Vdd左右,通过由本方法所确定的各工艺节点下的截面参数和性能指标，可合理预测未来超深亚微米工艺条件下顶层互连线优化设