论文部分内容阅读
介绍了一种基于FPGA的高速多路数据采集系统的设计方案，描述了系统的主要组成及FPGA的实现方法，并用VHDL语言设计的状态机在QuanusⅡ发软件中进行仿真。该系统在通用数据采集系统的基础上，增加数据编码模块，将多路数据组合为一路进行存储；采用批处理数据方式，减少数据编码次数，加快数据处理速度。实验表明，能够实时存储多路数据，效果良好。