【摘 要】
：
介绍了一种对称矩形环栅NMOS器件结构,并对其等效宽长比的计算模型和总剂量效应加固性能进行了研究.通过区域划分、保角变换等方法,对该对称矩形环栅NMOS器件进行建模,给出了其等效宽长比的计算模型.在0.18 μm BCD工艺下进行流片,并对不同尺寸下直栅MOS器件和环栅MOS器件进行辐照对比测试.测试结果表明,对称矩形环栅NMOS器件的等效宽长比计算模型的计算误差可低至5％.辐照总剂量10 kGy条件下,对称矩形环栅NMOS器件的关态泄漏电流仍可维持在一个很低的量级,表现出良好的总剂量效应加固性能.
【机 构】
：
电子科技大学电子薄膜与集成器件国家重点实验室,成都610054
论文部分内容阅读
介绍了一种对称矩形环栅NMOS器件结构,并对其等效宽长比的计算模型和总剂量效应加固性能进行了研究.通过区域划分、保角变换等方法,对该对称矩形环栅NMOS器件进行建模,给出了其等效宽长比的计算模型.在0.18 μm BCD工艺下进行流片,并对不同尺寸下直栅MOS器件和环栅MOS器件进行辐照对比测试.测试结果表明,对称矩形环栅NMOS器件的等效宽长比计算模型的计算误差可低至5％.辐照总剂量10 kGy条件下,对称矩形环栅NMOS器件的关态泄漏电流仍可维持在一个很低的量级,表现出良好的总剂量效应加固性能.
其他文献
相较于传统的压电单晶声表面波器件,薄膜型声表面波器件具有成本低、易小型化、易集成化等优点.文章对几种薄膜型声表面波器件的研究进展进行了综述.首先,总结了几种常见的薄膜制备方法.然后,根据应用范围的不同将薄膜型声表面波器件分为高频器件和高温器件.根据这两大类型,综述了近年来较典型的五种薄膜型声表面波器件,介绍其制备流程、基本结构和高频/高温等特性.最后,对五种薄膜型声表面波器件进行对比,并对薄膜型声表面波器件的未来发展提出展望.该综述对薄膜型声表面波器件的实际应用及推广具有一定借鉴意义.
根据整机小型化需求,设计了一种数字光收发微系统.以系统级封装技术为基础,采用管壳与基板一体化陶瓷针栅阵列封装,对光收发系统所需的各类集成电路裸芯片、光器件和阻容等无源元件进行高密度集成.通过版图设计、信号完整性、电源完整性及热应力仿真,研制出样品.经测试,信号接收SNR大于65 dBFs,SFDR大于86 dBc.模块功能稳定,指标可靠,满足实际需求.
基于Ansys有限元软件,采用三级子模型技术对多层铜互连结构芯片进行了三维建模.研究了 10层铜互连结构总体互连线介电材料的弹性模量和热膨胀系数对铜互连结构热应力的影响,在此基础上对总体互连线介电材料的选择进行优化.结果表明,总体互连线介电材料的热膨胀系数对铜互连结构的热应力影响较小,而弹性模量对其影响较大;各层介电材料热应力与弹性模量成正比,SiN界面热应力与弹性模量成反比.最后,为了降低铜互连结构关键位置热应力,通过选用不同参数材料组合对总体互连线介电材料的选取进行优化,提高了铜互连结构可靠性.
针对3 nm环栅场效应晶体管,提出了一种射频小信号等效电路模型及基于有理函数拟合的解析模型参数提取方法.首先,在关态条件下提取不受偏置影响的非本征栅/源/漏极电阻、栅到源/漏电容、衬底电容和电阻.然后,在不同偏置条件下提取受偏置影响的本征模型参数.使用Sentaurus TCAD和Matlab对器件进行仿真并拟合得到相关参数,在ADS中验证等效电路模型.结果表明,在10 MHz～300 GHz频率范围内,TCAD仿真与等效电路仿真S参数的最大误差低于2.69％,证实了所建立模型及建模方法的准确性.该项研究
针对MEMS单刀多掷(SPMT)开关插入损耗及隔离度较差的问题,设计了一种基于雪花型功分器的单刀五掷(SP5T)MEMS开关,通过雪花型功分器实现信号的均衡分配和低损耗传输.通过设计H形上电极结构,有效减小开关弱接触,增强开关接触稳定性,实现信号的高隔离.采用HFSS仿真软件,对开关的插入损耗、隔离、驱动电压和应力分布进行了设计,并结合COMSOL软件对开关进行了机械性能分析.结果表明,在1～20 GHz频段内,五个端口插入损耗在0.2 dB@20 GHz以下,隔离度在23 dB@20 GHz以上,驱动电
提出了一种基于0.13μm SiGe BJT工艺的超宽带采样/保持电路.采用辅助开关电路,优先对信号进行提前处理,提高了电路的线性度.采用全差分开环结构和多级级联输出缓冲器,有效减少了下垂率.在5 V电源电压和100 fF负载电容下,采用Cadence Spectre进行仿真分析.结果表明,在相干采样下,时钟频率为4 GHz;在高频18 GHz下,无杂散动态范围(SFDR)达63.99 dB,高频特性好.该电路的带宽达到25.1 GHz,适用于高速A/D转换器.
采用标准0.18 μm CMOS工艺,设计了一种可以同时高效收集压电、光电、热电、射频能量的多源能量收集芯片.该收集芯片由多种能源接口电路、可重构电荷泵和自适应控制电路等单元构成.可重构电荷泵中,通过调节电压转换倍率和开关工作频率来降低电荷再分配损耗,提高了转换效率,扩大了输入电压范围.自适应控制电路中,采用固定导通时间法控制系统的输出电压,所产生的峰值电压被复用,并用来控制电荷泵的工作状态,降低了电路的复杂度和功耗.仿真结果表明,该收集芯片的整体动态功耗为33 μW,能量转换效率最高为60.3％.版图尺
基于TSV技术,提出了一种应用于三维集成电路的积累型NMOS变容二极管.通过与传统积累型NMOS变容二极管对比,证明了基于TSV的积累型NMOS变容二极管具有电容密度大、集成度高的优点.分析了 TSV高度、TSV直径、源区和漏区结深、源区和漏区宽度对所提出变容二极管性能的影响.结果表明,通过增加TSV高度或增大TSV直径都可以提高电容密度;通过减小源、漏区的结深可以提升电压灵敏度;通过增大源、漏区的宽度可以提高空穴对沟道中产生的电子抑制能力.在上述比较中加入了解析模型.最后给出了该变容二极管的工艺流程.
提出了一种用于静电放电(ESD)保护的PMOS器件触发SCR器件(PMTSCR).PMTSCR器件的开启由寄生PMOS的沟道长度、SCR器件寄生阱电阻RPW和RNW决定.器件具有触发电压低的优点.实验结果表明,通过调整PMTSCR器件的结构参数,相比于传统低电压触发SCR器件(LVTSCR),PMTSCR器件的触发电压由6.3 V下降到4.4 V,触发电压减少30％,同时器件的ESD漏电流保持不变.
基于新型共源共栅电流源的积分方法,设计了一种用于单光子飞行时间(TOF)测量的时间-幅度变换器(TAC).该方法有效简化了 TAC电路结构,减小了 TAC占用面积,显著提高了TOF的满量程范围(FSR).采用0.18 μm标准CMOS工艺设计.集成TAC的单光子探测器像素单元的填充因子可达到26.8％.后仿真结果表明,该TAC在120 ns的FSR内具有230 ps的定时分辨率,微分非线性(DNL)低于0.05 LSB,积分非线性(INL)低于1.1 LSB.蒙特卡洛仿真表明,512个TAC像素间的不均匀