论文部分内容阅读
针对国产处理器地址代换旁路缓冲（TLB）性能不足的问题，通过对现有的虚实地址代换流程进行分析，提出设置独立第三级页表基址虚实映射缓存，对数据TLB结构进行优化的方法，减少低级页表虚实映射关系对高级页表虚实映射关系的挤占淘汰。SPECCPU2000测试结果表明，近一半的课题能减少60％以上数据TLB的DM次数，少数课题甚至能减少90％以上，有效减少数据TLB缺失率。