论文部分内容阅读
摘要:当前Ic的晶体管密度向1000亿门发展,但Ic使用者遇到的最大问题是软件的挑战,因此嵌入式软件自动化(ESA)应运而生。嵌入式处理器也遇到了性能进一步提升的瓶颈,FPGA与处理器的结合或将是一种突破方法。在工业与家庭用MCU领域,也探讨了低功耗、软件设计、安全等热门趋势。
关键词:1000亿门;ESA;FPGA;嵌入式处理器;MCU
Mentor:不仅EDA,更提出嵌入式软件自动化(ESA)
Mentor Graphics公司最近有了新定位,不再是EDA厂商的代表了,而是EDA和嵌入式软件厂商。
在9月2日北京举行的Mentor年度大会——EDA Tech Forum2010上,该公司董事长兼CEO Wagy Rhines从IC设计业的状况开始分析,带我们一步步发现ESA的价值。
IC设计业的未来
预计Ic业将有10倍设计增长需求,8年后的2018年,一块芯片中将有400亿晶体管;12年后的2022年,一块芯片中将有1000亿个晶体管(图1)。这1000亿不涉及存储器(存储器现已达到1000亿晶体管规模),主要指逻辑+存储等。
摩尔定律能否带我们达到1000亿晶体管目标?业界普遍认为不太可能,仅减小晶体管制造的特征尺寸已经不够了。我们必须要采用其他办法,例如多层(2D)封装、3D封装等。如图2所示摩尔定律的时代演变,是在同样功能时将成本递减的主要来源。半导体业与其他工业不同,从数量来看,半导体工业是持续增长的一个行业,每年晶体管数量增49%,芯片数量增13%,但每个晶体管成本年降低35%左右。预计即使在摩尔定律过时多日之后,即超越摩尔时代,每年的晶体管数量仍将持续递增,芯片每项功能的成本仍将持续降低。
近年来,半导体企业改组(重组、分化)现象也频繁,可见半导体业的演变十分剧烈,但实际上大企业在整个半导体业的市占率没有变得更高,而是越来越低,即大公司变小了(表1)。如果观察5年前、10年前、20年前、30年来第一名和前十大、二十大在整个半导体行业的比重,会发现这样的趋势。而且多年前的前十大有的已不是现在的前10名,一些企业甚至已消失了。
对中小企业而言,由于上亿门设计不是每家设计公司可以负担得起的。所以50%初创公司做数模混合或射频及纯粹的模拟Ic等,因为投资小,需要专门的技巧,只要找到模拟秘诀就可以做。而大型企业往往做复杂的大规模设计。
ESA(嵌入式软件自动化)将向EDA工具一样普及
那我们如何设计400亿晶体管的芯片?好消息是尽管很难,但设计师门一直采用革命性的设计方法,从1988年开始EDA(电子设计自动化)设计工具(图3),到现在已经发生了巨大的技术变革。当前。400亿晶体管Ic所需要的EDA工具可能已经存在了,但我们不能依靠目前的设计工具来设计1000亿只晶体管。下一步,我们要靠四个方面的创新:系统级设计、功能验证、物理设计与验证、嵌入式软件。
按照目前的设计模式,SoC设计成本预计在三年内超过1亿美元。但嵌入式软件也很重要(图4),因为预计设计成本仍在持续增长,其中大多数是用于软件。今天超过一半的芯片设计团队中一半是软件工程师。因此Mentor Graphics预测就像1980、1990年代做EDA(电子设计自动化)工具一样,嵌入式软件自动化(ESA)将会得到大力发展。EsAm使嵌入式系统软件开发和验证自动化,就像EDA工具做Ic设计一样。其实,复杂Ic今天需要系统软件的支持,例如台湾联发科技和展讯不仅提供芯片,连软件也一并提供,说明了ESA的重要性。
Mentor Graphics公司认为ESA主要有三个方向:1,增加设计复用。例如Mentor现在已经有工具来允许你用标准的嵌入式软件,更快速地做嵌入式设计应用:2,生态环境和平台,开发平台像AutoSAR、ExecutableUML(xtUML),Matlab可用于软件开发;3,开放标准,像Linux和Android等,这些开放源码为下一代产品作贡献。
值得一提的是,嵌入式标准化可以把设计门槛降低。让更多的人做有创意的界面。例如苹果公司的产品并没有什么了不起的技术。而是把界面做得大家非常喜欢。其实在这些界面以下是一些可以标准化的东西。关键是你想到这个创意,把这个内容丰富、易用、有吸引力,这才是做差异化、增加价值的所在。
处理器+FPGA或将是性能提升的良策
在处理器领域,也面临着性能的挑战
不久前,Altera在京宣布通过新系统级集成工具,针对嵌入式系统配置功能启动嵌入式计划。其FPGA设计流程将支持基于ARM、Intel、MIPS体系结构多种嵌入式处理器产品。Altera产品和企业市场副总裁Vince Hu专程来京,他从业界需求的角度,阐述了处理器+FPGA将带来的巨大能力(如图5)。
首先,对更高软件性能的需求持续增长。而在五年前业界就开始朝系统处理并行化方向发展,而不是仅仅提高单个CPU核的性能。这种并行化的方向主要包含两类技术,—种是多内核,第二种就是硬件协处理加速器。
硬件协处理加速器是较理想的或者效果较好的。但是没有任何的方式能够提前知道哪些软件功能需要通过硬加速的方式实现。所以FPGA是较理想的加速器的实现方案之一,因为它是现场可编程的。但是为了使FPGA协加速,达到理想的性能和效率,就需要FPGA和CPU之间紧密结合,来减少延迟。
第二个原因是就现状来讲FPGA事实上已经集成为CPU硬件的协加速器。根据美国EETimes的调查,42%的嵌入式设计工程师已经把FPGA集成到他们嵌入式系统当中。另一方面,Altera自己的用户中有20%的这种设计中已经包含了嵌入式软核。通过内嵌处理器或核的方式,可以通过更高级的集成来获得成本上的消减,比如削减电路板上元器件的数目,来降低整个系统成本。
第三个原因,目前业界很多芯片厂商已经在采用处理器+FPGA这种方案,采用软处理器核+FPGA,或者是硬(或硬核)CPU+FPGA这种模式进行。在这种趋势之下,有必要推出一个单一的工具把这种流程简化,这样设计者可以很方便地在这种设计流程里面把CPU和FPGA结合起来。
Intel提出了“黑天鹅”理论,该理论是Nassin Nicholas Taleb在2007年的著作《The Black Swans》提到的理论:在历史中有一些特殊的事件。这种事件虽然是单一的事件,但是他对社会,历史的发展有着非常重大的影响和推动作用。其贡献超越 了常规事件。这些事件称之为黑天鹅事件,包括重大的科学发现、历史事件、艺术成就。但这些事件是无方向的,无法预测的。典型事例有PC、互联网、第一次世界大战等。
把这个理论运用在半导体技术方面:摩尔定律的发展由于功耗瓶颈的原因将会有一个“断裂”。如图6所示,这就需要一个黑天鹅事件:一种“异常的”创新技术:以更低的功耗达到更高的性能来填补这个空缺,使得摩尔定律能成功和持续地发展。Intel提到了处理器+FPGA方案将会是一个黑天鹅事件,来解决我们目前看到性能有所减慢的趋势。
现在,Altera为系统人员提供了基于Quartus II开发软件的单一FPGA设计流程——包括新的Qsys系统级集成工具、公用FpGA知识产权(IP)库、以及新的ARM Cortex-A9 MPCore和MIPS科技公司MIPS32嵌入式处理器产品等。Intel最近也发布了即将推出的基于Atom的可配置新处理器。这一处理器在多芯片封装中含有Intel Atom E600系列以及配对的AlteraFPGA,为工程师提供了采用专用I/O或者加速硬件。集成是不同工业/家居领域中的一个主旋律。MCU公司重点关注通过模拟外设集成的方式获取价值,如:超低工作模式及睡眠模式功耗、高性能无线连接性、极为稳固的电容接触式传感技术,以及高分辨率模数转换器(ADc)。在此领域,Microchip、Freescale、Silicon Labs和Cypress等公司都已大力开展。瑞萨电子今年10月在美国宣布将在MCU中加入模拟功能㈨,TI等公司也在考虑在MCU中增加模拟功能。但是瑞萨电子大中国区MCU产品中心总监邱荣丰称,数模混合的难点在于数模混合的制程不太容易提高,因为模拟的制程不太高,而瑞萨的32位MCU主流制程已达90hm。在中国市场。由于一些模拟Ic已很便宜,“MCU+模拟Ic”目前在中国还是很有市场。
Silicon Labs和TI均认为,下一步,MCu将需要继续脱离其数字核心基础,将其本身进一步扩展,解决系统层面上不断出现的难以解决的模拟和混合信号问题。例如,人们对如何将能量采集技术纳入到工业设计问题的关注度不断提高,使这些应用能够配置在无法或不希望通过电线供电的地方。为了能够利用现有或处于开发之中的各种能量采集技术,MCU将需要确定如何才能最恰当地与间歇性的、可能不可靠的电源接合。这只能通过使用创新性的模拟和混合信号技术来得以实现。这种技术在扩展性上大大超出了单片机处理器核。在未来的几年中,MCu设计将继续向着实现更高层面上的混合信号集成的方向上发展,实现能量采集和其它各种超低功耗应用。
6 嵌入式安全也十分重要。飞思卡尔认为,对单片机上的安全性要求越来越高,包括工厂自动化、医药及电力计量市场在内的各种工业应用,拉动出现了更多的功能安全和系统/IP安全性方面的标准。单片机(MCU)供应商需要从系统的角度来理解这些需要,并提供能够满足这些需求的解决方案,这将成为一个重点的投资领域并变化向前发展。瑞萨电子的邱荣丰说,安全系列MCu在中国越来越大,可用于智能电网通信:其次是银行卡。另外,安全策略不仅实现一个产品。应该是整个系统。整个系统实现并不容易,但中国市场的发展过程还没有到。
除此之外,MCu还有很多显著的发展特征,例如外设和存储器容量越来越大,闪存成为MCu一大特色,更低的价格实现更多的集成,并具有更小的封装选项,人机界面(HIM)正在从按键开关转向触摸式,增强单片机的连通性等。
关键词:1000亿门;ESA;FPGA;嵌入式处理器;MCU
Mentor:不仅EDA,更提出嵌入式软件自动化(ESA)
Mentor Graphics公司最近有了新定位,不再是EDA厂商的代表了,而是EDA和嵌入式软件厂商。
在9月2日北京举行的Mentor年度大会——EDA Tech Forum2010上,该公司董事长兼CEO Wagy Rhines从IC设计业的状况开始分析,带我们一步步发现ESA的价值。
IC设计业的未来
预计Ic业将有10倍设计增长需求,8年后的2018年,一块芯片中将有400亿晶体管;12年后的2022年,一块芯片中将有1000亿个晶体管(图1)。这1000亿不涉及存储器(存储器现已达到1000亿晶体管规模),主要指逻辑+存储等。
摩尔定律能否带我们达到1000亿晶体管目标?业界普遍认为不太可能,仅减小晶体管制造的特征尺寸已经不够了。我们必须要采用其他办法,例如多层(2D)封装、3D封装等。如图2所示摩尔定律的时代演变,是在同样功能时将成本递减的主要来源。半导体业与其他工业不同,从数量来看,半导体工业是持续增长的一个行业,每年晶体管数量增49%,芯片数量增13%,但每个晶体管成本年降低35%左右。预计即使在摩尔定律过时多日之后,即超越摩尔时代,每年的晶体管数量仍将持续递增,芯片每项功能的成本仍将持续降低。
近年来,半导体企业改组(重组、分化)现象也频繁,可见半导体业的演变十分剧烈,但实际上大企业在整个半导体业的市占率没有变得更高,而是越来越低,即大公司变小了(表1)。如果观察5年前、10年前、20年前、30年来第一名和前十大、二十大在整个半导体行业的比重,会发现这样的趋势。而且多年前的前十大有的已不是现在的前10名,一些企业甚至已消失了。
对中小企业而言,由于上亿门设计不是每家设计公司可以负担得起的。所以50%初创公司做数模混合或射频及纯粹的模拟Ic等,因为投资小,需要专门的技巧,只要找到模拟秘诀就可以做。而大型企业往往做复杂的大规模设计。
ESA(嵌入式软件自动化)将向EDA工具一样普及
那我们如何设计400亿晶体管的芯片?好消息是尽管很难,但设计师门一直采用革命性的设计方法,从1988年开始EDA(电子设计自动化)设计工具(图3),到现在已经发生了巨大的技术变革。当前。400亿晶体管Ic所需要的EDA工具可能已经存在了,但我们不能依靠目前的设计工具来设计1000亿只晶体管。下一步,我们要靠四个方面的创新:系统级设计、功能验证、物理设计与验证、嵌入式软件。
按照目前的设计模式,SoC设计成本预计在三年内超过1亿美元。但嵌入式软件也很重要(图4),因为预计设计成本仍在持续增长,其中大多数是用于软件。今天超过一半的芯片设计团队中一半是软件工程师。因此Mentor Graphics预测就像1980、1990年代做EDA(电子设计自动化)工具一样,嵌入式软件自动化(ESA)将会得到大力发展。EsAm使嵌入式系统软件开发和验证自动化,就像EDA工具做Ic设计一样。其实,复杂Ic今天需要系统软件的支持,例如台湾联发科技和展讯不仅提供芯片,连软件也一并提供,说明了ESA的重要性。
Mentor Graphics公司认为ESA主要有三个方向:1,增加设计复用。例如Mentor现在已经有工具来允许你用标准的嵌入式软件,更快速地做嵌入式设计应用:2,生态环境和平台,开发平台像AutoSAR、ExecutableUML(xtUML),Matlab可用于软件开发;3,开放标准,像Linux和Android等,这些开放源码为下一代产品作贡献。
值得一提的是,嵌入式标准化可以把设计门槛降低。让更多的人做有创意的界面。例如苹果公司的产品并没有什么了不起的技术。而是把界面做得大家非常喜欢。其实在这些界面以下是一些可以标准化的东西。关键是你想到这个创意,把这个内容丰富、易用、有吸引力,这才是做差异化、增加价值的所在。
处理器+FPGA或将是性能提升的良策
在处理器领域,也面临着性能的挑战
不久前,Altera在京宣布通过新系统级集成工具,针对嵌入式系统配置功能启动嵌入式计划。其FPGA设计流程将支持基于ARM、Intel、MIPS体系结构多种嵌入式处理器产品。Altera产品和企业市场副总裁Vince Hu专程来京,他从业界需求的角度,阐述了处理器+FPGA将带来的巨大能力(如图5)。
首先,对更高软件性能的需求持续增长。而在五年前业界就开始朝系统处理并行化方向发展,而不是仅仅提高单个CPU核的性能。这种并行化的方向主要包含两类技术,—种是多内核,第二种就是硬件协处理加速器。
硬件协处理加速器是较理想的或者效果较好的。但是没有任何的方式能够提前知道哪些软件功能需要通过硬加速的方式实现。所以FPGA是较理想的加速器的实现方案之一,因为它是现场可编程的。但是为了使FPGA协加速,达到理想的性能和效率,就需要FPGA和CPU之间紧密结合,来减少延迟。
第二个原因是就现状来讲FPGA事实上已经集成为CPU硬件的协加速器。根据美国EETimes的调查,42%的嵌入式设计工程师已经把FPGA集成到他们嵌入式系统当中。另一方面,Altera自己的用户中有20%的这种设计中已经包含了嵌入式软核。通过内嵌处理器或核的方式,可以通过更高级的集成来获得成本上的消减,比如削减电路板上元器件的数目,来降低整个系统成本。
第三个原因,目前业界很多芯片厂商已经在采用处理器+FPGA这种方案,采用软处理器核+FPGA,或者是硬(或硬核)CPU+FPGA这种模式进行。在这种趋势之下,有必要推出一个单一的工具把这种流程简化,这样设计者可以很方便地在这种设计流程里面把CPU和FPGA结合起来。
Intel提出了“黑天鹅”理论,该理论是Nassin Nicholas Taleb在2007年的著作《The Black Swans》提到的理论:在历史中有一些特殊的事件。这种事件虽然是单一的事件,但是他对社会,历史的发展有着非常重大的影响和推动作用。其贡献超越 了常规事件。这些事件称之为黑天鹅事件,包括重大的科学发现、历史事件、艺术成就。但这些事件是无方向的,无法预测的。典型事例有PC、互联网、第一次世界大战等。
把这个理论运用在半导体技术方面:摩尔定律的发展由于功耗瓶颈的原因将会有一个“断裂”。如图6所示,这就需要一个黑天鹅事件:一种“异常的”创新技术:以更低的功耗达到更高的性能来填补这个空缺,使得摩尔定律能成功和持续地发展。Intel提到了处理器+FPGA方案将会是一个黑天鹅事件,来解决我们目前看到性能有所减慢的趋势。
现在,Altera为系统人员提供了基于Quartus II开发软件的单一FPGA设计流程——包括新的Qsys系统级集成工具、公用FpGA知识产权(IP)库、以及新的ARM Cortex-A9 MPCore和MIPS科技公司MIPS32嵌入式处理器产品等。Intel最近也发布了即将推出的基于Atom的可配置新处理器。这一处理器在多芯片封装中含有Intel Atom E600系列以及配对的AlteraFPGA,为工程师提供了采用专用I/O或者加速硬件。集成是不同工业/家居领域中的一个主旋律。MCU公司重点关注通过模拟外设集成的方式获取价值,如:超低工作模式及睡眠模式功耗、高性能无线连接性、极为稳固的电容接触式传感技术,以及高分辨率模数转换器(ADc)。在此领域,Microchip、Freescale、Silicon Labs和Cypress等公司都已大力开展。瑞萨电子今年10月在美国宣布将在MCU中加入模拟功能㈨,TI等公司也在考虑在MCU中增加模拟功能。但是瑞萨电子大中国区MCU产品中心总监邱荣丰称,数模混合的难点在于数模混合的制程不太容易提高,因为模拟的制程不太高,而瑞萨的32位MCU主流制程已达90hm。在中国市场。由于一些模拟Ic已很便宜,“MCU+模拟Ic”目前在中国还是很有市场。
Silicon Labs和TI均认为,下一步,MCu将需要继续脱离其数字核心基础,将其本身进一步扩展,解决系统层面上不断出现的难以解决的模拟和混合信号问题。例如,人们对如何将能量采集技术纳入到工业设计问题的关注度不断提高,使这些应用能够配置在无法或不希望通过电线供电的地方。为了能够利用现有或处于开发之中的各种能量采集技术,MCU将需要确定如何才能最恰当地与间歇性的、可能不可靠的电源接合。这只能通过使用创新性的模拟和混合信号技术来得以实现。这种技术在扩展性上大大超出了单片机处理器核。在未来的几年中,MCu设计将继续向着实现更高层面上的混合信号集成的方向上发展,实现能量采集和其它各种超低功耗应用。
6 嵌入式安全也十分重要。飞思卡尔认为,对单片机上的安全性要求越来越高,包括工厂自动化、医药及电力计量市场在内的各种工业应用,拉动出现了更多的功能安全和系统/IP安全性方面的标准。单片机(MCU)供应商需要从系统的角度来理解这些需要,并提供能够满足这些需求的解决方案,这将成为一个重点的投资领域并变化向前发展。瑞萨电子的邱荣丰说,安全系列MCu在中国越来越大,可用于智能电网通信:其次是银行卡。另外,安全策略不仅实现一个产品。应该是整个系统。整个系统实现并不容易,但中国市场的发展过程还没有到。
除此之外,MCu还有很多显著的发展特征,例如外设和存储器容量越来越大,闪存成为MCu一大特色,更低的价格实现更多的集成,并具有更小的封装选项,人机界面(HIM)正在从按键开关转向触摸式,增强单片机的连通性等。