论文部分内容阅读
在深亚微米阶段,层次化物理设计已经成为主流,时序收敛受到越来越大的挑战。随着工艺的进步,线延时已成为时序收敛的关键。若在时序预算阶段不考虑物理信息,将会给项目带来极大风险。针对深亚微米芯片的物理设计特点,充分考虑各种物理因素对时序的影响,提出了一种物理感知时序预算、时序收敛方法。经过多款45nm、65nm工艺芯片的实践表明,该方法达到了时序快速收敛的目标。