论文部分内容阅读
本文为了解决高速串行数据接收器专用集成电路的测试难题．提出了针对该高速工作的集成电路的测试方案．并设计了可行的测试电路．通过添加测试引脚、设计专用测试模式．内建自测试等方法有效的群决了该芯片电路的功能测试和电气性能测试．
高速串行数据接收器专用集成电路的可测性设计
【摘 要】
：
本文为了解决高速串行数据接收器专用集成电路的测试难题．提出了针对该高速工作的集成电路的测试方案．并设计了可行的测试电路．通过添加测试引脚、设计专用测试模式．内建自测试等
【机 构】
：
西安电子科技大学电路CAD研究所
【出 处】
：
电子质量
【发表日期】
：
2006年1期
其他文献