论文部分内容阅读
设计了一种基于ECL结构的PFDCP。PFD电路采用传统构架，通过增加延迟单元的方法克服死区问题，延迟单元由ECL的逻辑门构成。PFD可以工作在0．15MHz到2MHz的输入频率范围之间。同时设计了一个高精度低失配的电荷泵，可以提供四种不同大小的电流。PFDCP设计和仿真采用JAZZ0．35μm的BICMOS SBC35工艺模型，电源电压5V。电路仿真结果表明PFD的死区小于30ps，CP的失配电流小于0．4％。