论文部分内容阅读
介绍了DDS（直接数字式频率合成器）激励PLL（锁相环）频率合成器的主要设计过程和设计参数。它的硬件设计是由控制器部分、DDS部分和锁相环路部分三部分的设计组成。跳频序列选择m序列，将之写入到DDS的PIR（相位增量寄存器）中，完成软件控制DDS输出的频率跳变过程。给出了实测数据表明满足设计要求。