论文部分内容阅读
采用0．18μm／1．8V 1P6M数字CMOS工艺设计并实现了一种用于高性能32位RISC微处理器的64kb四路组相联片上高速缓冲存储器(cache)，当采用串行访问方式时，该四路组相联cache的功耗比采用传统并行访问方式在cache命中时降低26％，在cache失效时降低35％，该cache的设计中还采用了高速电路模块如高速电流灵敏放大器和分裂式动态tag比较器等来提高电路工作速度，电路仿真结果显示cache命中时从时钟输入到数据输出的延时为2．7ns。