论文部分内容阅读
设计了一个8位50MHz D／A转换器（DAC），采用5＋3分段式电流舵差分输出结构，其中高5位采用温度计码方式译码，低3位采用二进制译码方式；从各电路模块设计结构上提高DAC抗di／dt噪声的能力；设计了一个低交叉点开关驱动电路，有效地降低了输出毛刺，减小了数字电路di／dt噪声的影响。采用VIS 0．35μm CMOS工艺进行仿真，结果表明，微分非线性（DNL）和积分非线性（INL）均小于0．15LSB。