论文部分内容阅读
IP核是集成电路设计的升华,是超大规模So C电路设计不可或缺的物质基础。IP核打包是IP核发布给用户之前一个非常重要的环节。目前,IP核的格式比较灵活,有coreKit、IPXACT等。考虑到IP核的完整性,以core Kit格式为例,借助于coreTools EDA工具对IP核打包及验证方法进行了较为详细的研究。先从IP核的数据准备开始,指出需要提供HDL配置和接口定义两个相关的辅助文件;再从打包过程的七个步骤：建立打包流程、启动coreBuilder工具、输入设置、存储器映射、验证、综合设置和打包等